电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

SPC56EL60L5CBFSY

器件型号:SPC56EL60L5CBFSY
器件类别:半导体    嵌入式处理器和控制器   
厂商名称:STMICROELECTRONICS
厂商官网:
标准:
下载文档

器件描述

ARM Microcontrollers - MCU 32-bit Pwr Architect MCU Auto Chassis

参数
产品属性属性值
Product AttributeAttribute Value
制造商:
Manufacturer:
STMicroelectronics
产品种类:
Product Category:
ARM Microcontrollers - MCU
RoHS:YES
系列:
Series:
SPC56EL60L5
资格:
Qualification:
AEC-Q100
封装:
Packaging:
Tray
商标:
Brand:
STMicroelectronics
Moisture Sensitive:Yes
工厂包装数量:
Factory Pack Quantity:
360

SPC56EL60L5CBFSY器件文档内容

                                                          SPC56EL60x, SPC56EL54x,

                                                          SPC564L60x, SPC564L54x

               32-bit Power Architecture® microcontroller for automotive

                                                      SIL3/ASILD chassis and safety applications

                                                                                          Datasheet - production data

                                                             –           Replicated junction temperature sensor

                                                             –           Non-maskable interrupt (NMI)

                                                             –           16-region memory protection unit (MPU)

   LQFP144 (20 x 20 x 1.4 mm)  LQFP100 (14 x 14x 1.4 mm)     –           Clock monitoring units (CMU)

                                                             –           Power management unit (PMU)

                                                             –           Cyclic redundancy check (CRC) unit

                 LFBGA257 (14 x 14 mm)                      Decoupled Parallel mode for high-performance

                                                             use of replicated cores

Features                                                    Nexus Class 3+ interface

                                                            Interrupts

  High-performance e200z4d dual core                        –           Replicated 16-priority controller

  32-bit Power Architecture® technology CPU                 –           Replicated 16-channel eDMA controller

  Core frequency as high as 120 MHz                        GPIOs individually programmable as input,

  Dual issue five-stage pipeline core                       output or special function

  Variable Length Encoding (VLE)                           Three 6-channel general-purpose eTimer units

  Memory Management Unit (MMU)                             2 FlexPWM units

  4 KB instruction cache with error detection               –           Four 16-bit channels per module

   code                                                     Communications interfaces

  Signal processing engine (SPE)                            –           2 LINFlexD channels

  Memory available                                          –           3 DSPI channels with automatic chip select

   –  1 MB flash memory with ECC                                         generation

   –  128 KB on-chip SRAM with ECC                           –           2 FlexCAN interfaces (2.0B Active) with 32

   –  Built-in RWW capabilities for EEPROM                               message objects

      emulation                                              –           FlexRay module (V2.1 Rev. A) with 2

                                                                         channels, 64 message buffers and data

  SIL3/ASILD innovative safety concept:                                 rates up to 10 Mbit/s

   LockStep mode and Fail-safe protection                   Two 12-bit analog-to-digital converters (ADCs)

   –  Sphere of replication (SoR) for key                    –           16 input channels

      components (such as CPU core, eDMA,                    –           Programmable cross triggering unit (CTU)

      crossbar switch)                                                   to synchronize ADCs conversion with timer

   –  Fault collection and control unit (FCCU)                           and PWM

   –  Redundancy control and checker unit                   Sine wave generator (D/A with low pass filter)

      (RCCU) on outputs of the SoR connected                 On-chip CAN/UART bootstrap loader

      to FCCU                                             

   –  Boot-time Built-In Self-Test for Memory               Single 3.0 V to 3.6 V voltage supply

      (MBIST) and Logic (LBIST) triggered by                Ambient temperature range –40 °C to 125 °C

      hardware                                              Junction temperature range –40 °C to 150 °C

   –  Boot-time Built-In Self-Test for ADC and

      flash memory triggered by software

July 2015                                             DocID15457 Rev 12                                          1/165

This is information on a product in full production.                                                         www.st.com
Contents                                                              SPC56ELx, SPC564Lx

Contents

1         Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

          1.1  Document overview        ..........................................                                                    7

          1.2  Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

          1.3  Device comparison . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

          1.4  Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

          1.5  Feature details  .............................................                                                         14

               1.5.1   High-performance e200z4d core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

               1.5.2   Crossbar switch (XBAR)  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

               1.5.3   Memory Protection Unit (MPU)   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

               1.5.4   Enhanced Direct Memory Access (eDMA)      . . . . . . . . . . . . . . . . . . . . . . 15

               1.5.5   On-chip flash memory with ECC  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

               1.5.6   On-chip SRAM with ECC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

               1.5.7   Platform flash memory controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

               1.5.8   Platform Static RAM Controller (SRAMC)    . . . . . . . . . . . . . . . . . . . . . . . 17

               1.5.9   Memory subsystem access time   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

               1.5.10  Error Correction Status Module (ECSM)     . . . . . . . . . . . . . . . . . . . . . . . . 18

               1.5.11  Peripheral bridge (PBRIDGE)    . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

               1.5.12  Interrupt Controller (INTC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

               1.5.13  System clocks and clock generation     . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

               1.5.14  Frequency-Modulated Phase-Locked Loop (FMPLL)  . . . . . . . . . . . . . . 21

               1.5.15  Main oscillator  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

               1.5.16  Internal Reference Clock (RC) oscillator  . . . . . . . . . . . . . . . . . . . . . . . . 21

               1.5.17  Clock, reset, power, mode and test control modules (MC_CGM,

                       MC_RGM, MC_PCU, and MC_ME)             . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

               1.5.18  Periodic Interrupt Timer Module (PIT)     . . . . . . . . . . . . . . . . . . . . . . . . . . 22

               1.5.19  System Timer Module (STM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

               1.5.20  Software Watchdog Timer (SWT)       . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

               1.5.21  Fault Collection and Control Unit (FCCU)  . . . . . . . . . . . . . . . . . . . . . . . 23

               1.5.22  System Integration Unit Lite (SIUL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

               1.5.23  Non-Maskable Interrupt (NMI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

               1.5.24  Boot Assist Module (BAM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

               1.5.25  System Status and Configuration Module (SSCM)  . . . . . . . . . . . . . . . . 24

               1.5.26  FlexCAN  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

               1.5.27  FlexRay  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

2/165                             DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                                                                            Contents

                 1.5.28  Serial communication interface module (LINFlexD)                             .  . . . . . . . . . . . . . . 26

                 1.5.29  Deserial Serial Peripheral Interface (DSPI) . . . . . . . .                     . . . . . . . . . . . . . . 26

                 1.5.30  FlexPWM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     . . . . . . . . . . . . . . 27

                 1.5.31  eTimer module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .       . . . . . . . . . . . . . . 28

                 1.5.32  Sine Wave Generator (SWG)    ..................                                 . . . . . . . . . . . . . . 28

                 1.5.33  Analog-to-Digital Converter module (ADC)    ........                            . . . . . . . . . . . . . . 29

                 1.5.34  Cross Triggering Unit (CTU)  ...................                                . . . . . . . . . . . . . . 29

                 1.5.35  Cyclic Redundancy Checker (CRC) Unit . . . . . . . . . .                        . . . . . . . . . . . . . . 30

                 1.5.36  Redundancy Control and Checker Unit (RCCU)        ....                          . . . . . . . . . . . . . . 30

                 1.5.37  Junction temperature sensor . . . . . . . . . . . . . . . . . . .               . . . . . . . . . . . . . . 31

                 1.5.38  Nexus Port Controller (NPC)  ...................                                . . . . . . . . . . . . . . 31

                 1.5.39  IEEE 1149.1 JTAG Controller (JTAGC)    ...........                              . . . . . . . . . . . . . . 32

                 1.5.40  Voltage regulator / Power Management Unit (PMU)                              .  . . . . . . . . . . . . . . 33

                 1.5.41  Built-In Self-Test (BIST) capability  ...............                           . . . . . . . . . . . . . . 33

2          Package pinouts and signal descriptions . . . . . . . . . . . .                               .  .  .......   .  .  34

           2.1   Package pinouts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .         .  .  ........  .  .  34

           2.2   Supply pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     .  .  ........  .  .  71

           2.3   System pins   ...................................                                       .  .  ........  .  .  73

           2.4   Pin muxing    ....................................                                      .  .  ........  .  .  74

3          Electrical characteristics     .........................                                      . . . . . . . . . . . 98

           3.1   Introduction  ...................................                                       . . . . . . . . . . . . 98

           3.2   Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . .                . . . . . . . . . . . . 98

           3.3   Recommended operating conditions     ................                                   . . . . . . . . . . . . 99

           3.4   Decoupling capacitors    ...........................                                    . . . . . . . . . . . 100

           3.5   Thermal characteristics  ..........................                                     . . . . . . . . . . . 103

                 3.5.1   General notes for specifications at maximum junction                            temperature     . . 104

           3.6   Electromagnetic Interference (EMI) characteristics  .....                               . . . . . . . . . . . 106

           3.7   Electrostatic discharge (ESD) characteristics     .........                             . . . . . . . . . . . 107

           3.8   Static latch-up (LU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .        . . . . . . . . . . . 108

           3.9   Voltage regulator electrical characteristics . . . . . . . . . . . .                    . . . . . . . . . . . 108

           3.10  DC electrical characteristics . . . . . . . . . . . . . . . . . . . . . . .             . . . . . . . . . . . . 111

           3.11  Supply current characteristics  .....................                                   . . . . . . . . . . . .113

           3.12  Temperature sensor electrical characteristics     .........                             . . . . . . . . . . . .115

                               DocID15457 Rev 12                                                                            3/165

                                                                                                                                         4
Contents                                                         SPC56ELx, SPC564Lx

          3.13  Main oscillator electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . .116

          3.14  FMPLL electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .118

          3.15  16 MHz RC oscillator electrical characteristics  . . . . . . . . . . . . . . . . . . . .119

          3.16  ADC electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .119

                3.16.1  Input Impedance and ADC Accuracy . . . . . . . . . . . . . . . . . . . . . . . . . . 120

          3.17  Flash memory electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . 125

          3.18  SWG electrical characteristics  ................................                                          127

          3.19  AC specifications  ..........................................                                             127

                3.19.1  Pad AC specifications   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127

          3.20  Reset sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128

                3.20.1  Reset sequence duration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128

                3.20.2  Reset sequence description  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129

                3.20.3  Reset sequence trigger mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131

                3.20.4  Reset sequence — start condition . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132

                3.20.5  External watchdog window    . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134

          3.21  AC timing characteristics  ....................................                                           134

                3.21.1  RESET pin characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134

                3.21.2  WKUP/NMI timing    . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136

                3.21.3  IEEE 1149.1 JTAG interface timing  . . . . . . . . . . . . . . . . . . . . . . . . . . . 136

                3.21.4  Nexus timing  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138

                3.21.5  External interrupt timing (IRQ pin) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141

                3.21.6  DSPI timing   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142

4         Package characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148

          4.1   ECOPACK® . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148

          4.2   Package mechanical data    . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148

5         Ordering information       . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153

6         Revision history  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154

4/165                                 DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                                                                                                            List of  tables

List of    tables

Table 1.   SPC56ELx/SPC564Lx device summary . . . . . . . . . . . . . . .                         .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   ....8

Table 2.   Platform memory access time summary. . . . . . . . . . . . . . .                       .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . . 18

Table 3.   LQFP100 pin function summary . . . . . . . . . . . . . . . . . . . . .                 .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . . 37

Table 4.   LQFP144 pin function summary . . . . . . . . . . . . . . . . . . . . .                 .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . . 44

Table 5.   LFBGA257 pin function summary . . . . . . . . . . . . . . . . . . . .                  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . . 55

Table 6.   Supply pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . . 71

Table 7.   System pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . . 73

Table 8.   Pin muxing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . . 75

Table 9.   Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . .             .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . . 98

Table 10.  Recommended operating conditions (3.3 V)     ...........                               .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . . 99

Table 11.  Decoupling capacitors  ............................                                    .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 100

Table 12.  Thermal characteristics for LQFP100 package  .........                                 .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 103

Table 13.  Thermal characteristics for LQFP144 package  .........                                 .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 103

Table 14.  Thermal characteristics for  LFBGA257 package . . . . . . . .                          .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 104

Table 15.  EMI configuration summary . . . . . . . . . . . . . . . . . . . . . . . .              .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 106

Table 16.  EMI emission testing specifications . . . . . . . . . . . . . . . . . .                .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 106
           ESD ratings, . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 17.                                                                                         .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 108

Table 18.  Latch-up results . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 108

Table 19.  Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 109

Table 20.  Voltage regulator electrical specifications. . . . . . . . . . . . . .                 .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 109

Table 21.  DC electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . .          .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 111

Table 22.  Current consumption characteristics  .................                                 .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 113

Table 23.  Temperature sensor electrical characteristics . . . . . . . . . .                      .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 115

Table 24.  Main oscillator electrical characteristics . . . . . . . . . . . . . . .               .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 117

Table 25.  FMPLL electrical characteristics . . . . . . . . . . . . . . . . . . . . .             .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 118

Table 26.  16 MHz RC oscillator electrical characteristics . . . . . . . . . .                    .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 119

Table 27.  ADC conversion characteristics . . . . . . . . . . . . . . . . . . . . .               .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 124

Table 28.  Flash memory program and erase electrical specifications                               .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 125

Table 29.  Flash memory timing    .............................                                   .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 126

Table 30.  Flash memory module life. . . . . . . . . . . . . . . . . . . . . . . . . .            .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 126

Table 31.  SPC56XL60/54 SWG Specifications . . . . . . . . . . . . . . . . .                      .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 127

Table 32.  Pad AC specifications (3.3 V, IPP_HVE = 0) . . . . . . . . . . .                       .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 127

Table 33.  RESET sequences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .          .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 129

Table 34.  Reset sequence trigger — reset sequence   ............                                 .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 131

Table 35.  Voltage Thresholds . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .       .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 133

Table 36.  RESET electrical characteristics. . . . . . . . . . . . . . . . . . . . .              .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 135

Table 37.  WKUP/NMI glitch filter . . . . . . . . . . . . . . . . . . . . . . . . . . . .         .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 136

Table 38.  JTAG pin AC electrical characteristics . . . . . . . . . . . . . . . .                 .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 136

Table 39.  Nexus debug port timing . . . . . . . . . . . . . . . . . . . . . . . . . . .          .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 138

Table 40.  External interrupt timing . . . . . . . . . . . . . . . . . . . . . . . . . . .        .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 141

Table 41.  DSPI timing  ....................................                                      .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 142

Table 42.  LQFP100 mechanical data . . . . . . . . . . . . . . . . . . . . . . . . .              .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 149

Table 43.  LQFP144 mechanical data . . . . . . . . . . . . . . . . . . . . . . . . .              .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 150

Table 44.  LFBGA257 mechanical data . . . . . . . . . . . . . . . . . . . . . . . .               .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 152

Table 45.  Document revision history    .........................                                 .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  ......   . . 154

                                        DocID15457 Rev 12                                                                                               5/165

                                                                                                                                                                  5
List of  figures                                                                                                     SPC56ELx,   SPC564Lx

List     of figures

Figure   1.   SPC56ELx/SPC564Lx block diagram. . . . . . . . . . . . . . . . . . .                    .  .  .  .  .  ..........  . . . . . . . 11

Figure   2.   LQFP100 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    .  .  .  .  .  ..........  . . . . . . . 34

Figure   3.   SPC56ELx/SPC564Lx LQFP144 pinout (top view) . . . . . . . .                             .  .  .  .  .  ..........  . . . . . . . 35

Figure   4.   SPC56ELx/SPC564Lx      LFBGA257 pinout (top view) . . . . . . .                         .  .  .  .  .  ..........  . . . . . . . 36

Figure   5.   Decoupling capacitors  ..............................                                   .  .  .  .  .  ..........  . . . . . . 102

Figure   6.   BCP68 board schematic example  .....................                                    .  .  .  .  .  ..........  . . . . . . 111

Figure   7.   Crystal oscillator and resonator connection scheme . . . . . . .                        .  .  .  .  .  ..........  . . . . . . 116

Figure   8.   Main oscillator electrical characteristics . . . . . . . . . . . . . . . . .            .  .  .  .  .  ..........  . . . . . . 117

Figure   9.   ADC characteristics and error definitions . . . . . . . . . . . . . . . .               .  .  .  .  .  ..........  . . . . . . 120

Figure   10.  Input Equivalent Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    .  .  .  .  .  ..........  . . . . . . 121

Figure   11.  Transient Behavior during Sampling Phase . . . . . . . . . . . . . .                    .  .  .  .  .  ..........  . . . . . . 122

Figure   12.  Spectral representation of input signal . . . . . . . . . . . . . . . . . .             .  .  .  .  .  ..........  . . . . . . 123

Figure   13.  Pad output delay . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  .  .  .  .  .  ..........  . . . . . . 128

Figure   14.  Destructive Reset Sequence, BIST enabled  .............                                 .  .  .  .  .  ..........  . . . . . . 129

Figure   15.  Destructive Reset Sequence, BIST disabled . . . . . . . . . . . . .                     .  .  .  .  .  ..........  . . . . . . 130

Figure   16.  External Reset Sequence Long, BIST enabled . . . . . . . . . . .                        .  .  .  .  .  ..........  . . . . . . 130

Figure   17.  Functional Reset Sequence Long. . . . . . . . . . . . . . . . . . . . . .               .  .  .  .  .  ..........  . . . . . . 130

Figure   18.  Functional Reset Sequence Short . . . . . . . . . . . . . . . . . . . . .               .  .  .  .  .  ..........  . . . . . . 131

Figure   19.  Reset sequence start for Destructive Resets . . . . . . . . . . . . .                   .  .  .  .  .  ..........  . . . . . . 133

Figure   20.  Reset sequence start via RESET assertion . . . . . . . . . . . . . .                    .  .  .  .  .  ..........  . . . . . . 133

Figure   21.  Reset sequence - External watchdog trigger window position                              .  .  .  .  .  ..........  . . . . . . 134

Figure   22.  Start-up reset requirements . . . . . . . . . . . . . . . . . . . . . . . . . .         .  .  .  .  .  ..........  . . . . . . 135

Figure   23.  Noise filtering on reset signal . . . . . . . . . . . . . . . . . . . . . . . . .       .  .  .  .  .  ..........  . . . . . . 135

Figure   24.  JTAG test clock input timing . . . . . . . . . . . . . . . . . . . . . . . . . .        .  .  .  .  .  ..........  . . . . . . 137

Figure   25.  JTAG test access port timing . . . . . . . . . . . . . . . . . . . . . . . . .          .  .  .  .  .  ..........  . . . . . . 137

Figure   26.  JTAG boundary scan timing . . . . . . . . . . . . . . . . . . . . . . . . . .           .  .  .  .  .  ..........  . . . . . . 138

Figure   27.  Nexus output timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     .  .  .  .  .  ..........  . . . . . . 139

Figure   28.  Nexus EVTI Input Pulse Width . . . . . . . . . . . . . . . . . . . . . . . .            .  .  .  .  .  ..........  . . . . . . 139

Figure   29.  Nexus Double Data Rate (DDR) Mode output timing . . . . . . .                           .  .  .  .  .  ..........  . . . . . . 140

Figure   30.  Nexus TDI, TMS, TDO timing . . . . . . . . . . . . . . . . . . . . . . . . .            .  .  .  .  .  ..........  . . . . . . 141

Figure   31.  External interrupt timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     .  .  .  .  .  ..........  . . . . . . 142

Figure   32.  DSPI classic SPI timing — master, CPHA = 0 . . . . . . . . . . . .                      .  .  .  .  .  ..........  . . . . . . 143

Figure   33.  DSPI classic SPI timing — master, CPHA = 1 . . . . . . . . . . . .                      .  .  .  .  .  ..........  . . . . . . 144

Figure   34.  DSPI classic SPI timing — slave, CPHA = 0 . . . . . . . . . . . . .                     .  .  .  .  .  ..........  . . . . . . 144

Figure   35.  DSPI classic SPI timing — slave, CPHA = 1 . . . . . . . . . . . . .                     .  .  .  .  .  ..........  . . . . . . 145

Figure   36.  DSPI modified transfer format timing — master, CPHA = 0 . .                             .  .  .  .  .  ..........  . . . . . . 145

Figure   37.  DSPI modified transfer format timing — master, CPHA = 1 . .                             .  .  .  .  .  ..........  . . . . . . 146

Figure   38.  DSPI modified transfer format timing – slave, CPHA = 0 . . . .                          .  .  .  .  .  ..........  . . . . . . 146

Figure   39.  DSPI modified transfer format timing — slave, CPHA = 1 . . .                            .  .  .  .  .  ..........  . . . . . . 147

Figure   40.  DSPI PCS strobe (PCSS) timing . . . . . . . . . . . . . . . . . . . . . .               .  .  .  .  .  ..........  . . . . . . 147

Figure   41.  LQFP100 package mechanical drawing . . . . . . . . . . . . . . . . .                    .  .  .  .  .  ..........  . . . . . . 148

Figure   42.  LQFP144 package mechanical drawing . . . . . . . . . . . . . . . . .                    .  .  .  .  .  ..........  . . . . . . 150

Figure   43.  LFBGA257 package mechanical drawing. . . . . . . . . . . . . . . .                      .  .  .  .  .  ..........  . . . . . . 151

Figure   44.  Commercial product code structure . . . . . . . . . . . . . . . . . . . .               .  .  .  .  .  ..........  . . . . . . 153

6/165                                DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                                                            Introduction

1          Introduction

1.1        Document overview

           This document describes the features of the family and options available within the family

           members, and highlights important electrical and physical characteristics of the devices.

           This document provides electrical specifications, pin assignments, and package diagrams

           for the SPC56ELx/SPC564Lx series of microcontroller units (MCUs). For functional

           characteristics, see the SPC56ELx/SPC564Lx Microcontroller Reference Manual. For use

           of the SPC56ELx/SPC564Lx in a fail-safe system according to safety standard ISO26262,

           see the Safety Application Guide for SPCEL60.

1.2        Description

           The SPC56ELx/SPC564Lx series microcontrollers are system-on-chip devices that are built

           on Power Architecture technology and contain enhancements that improve the

           architecture’s fit in embedded applications, include additional instruction support for digital

           signal processing (DSP) and integrate technologies such as an enhanced time processor

           unit, enhanced queued analog-to-digital converter, Controller Area Network, and an

           enhanced modular input-output system.

           The SPC56ELx/SPC564Lx family of 32-bit microcontrollers is the latest achievement in

           integrated automotive application controllers. It belongs to an expanding range of

           automotive-focused products designed to address electrical hydraulic power steering

           (EHPS), electric power steering (EPS) and airbag applications. The advanced and cost-

           efficient host processor core of the SPC56ELx/SPC564Lx automotive controller family

           complies with the Power Architecture embedded category. It operates at speeds as high as

           120 MHz and offers high-performance processing optimized for low power consumption. It

           capitalizes on the available development infrastructure of current Power Architecture

           devices and is supported with software drivers, operating systems and configuration code to

           assist with users’ implementations.

                              DocID15457 Rev 12                                                             7/165

                                                                                                                   164
Introduction                                                            SPC56ELx, SPC564Lx

1.3           Device comparison

                             Table 1. SPC56ELx/SPC564Lx device summary

                 Feature               SPC56EL60                                  SPC56EL54

          Type                                            2 × e200z4

                                       (in lock-step or decoupled operation)

          Architecture                                    Harvard

          Execution speed                                 0–120 MHz (+2% FM)

          DMIPS intrinsic performance                     >240 MIPS

          SIMD (DSP + FPU)                                Yes

CPU       MMU                                             16 entry

          Instruction set PPC                             Yes

          Instruction set VLE                             Yes

          Instruction cache                               4 KB, EDC

          MPU-16 regions                                  Yes, replicated module

          Semaphore unit (SEMA4)                          Yes

Buses     Core bus                     AHB, 32-bit address, 64-bit data

          Internal periphery bus                          32-bit address, 32-bit data

Crossbar  Master × slave ports                            Lock Step Mode: 4 × 3

                                       Decoupled Parallel Mode: 6 × 3

Memory    Flash                        1 MB, ECC, RWW                   768 KB, ECC, RWW

          Static RAM (SRAM)            128 KB, ECC                                96 KB, ECC

8/165                                  DocID15457 Rev 12
SPC56ELx, SPC564Lx                                                                            Introduction

                        Table 1. SPC56ELx/SPC564Lx device summary (continued)

                  Feature                       SPC56EL60                                  SPC56EL54

          Interrupt Controller (INTC)           16 interrupt levels, replicated module

          Periodic Interrupt Timer (PIT)                           1 × 4 channels

          System Timer Module (STM)             1 × 4 channels, replicated module

          Software Watchdog Timer (SWT)                            Yes, replicated module

          eDMA                                  16 channels, replicated module

          FlexRay                               1 × 64 message buffers, dual channel

          FlexCAN                                                  2 × 32 message buffers

          LINFlexD (UART and LIN with                              2

Modules   DMA support)

          Clock out                                                Yes

          Fault Collection and Control Unit                        Yes

          (FCCU)

          Cross Triggering Unit (CTU)                              Yes

          eTimer                                                   3 × 6 channels(1)

          FlexPWM                               2 Module 4 × (2 + 1) channels(2)

          Analog-to-Digital Converter (ADC)     2 × 12-bit ADC, 16 channels per ADC

                                                (3 internal, 4 shared and 9 external)

          Sine Wave Generator (SWG)                                32 point

          Deserial Serial Peripheral Interface                     3 × DSPI

          (DSPI)                                                   as many as 8 chip selects

Modules   Cyclic Redundancy Checker (CRC)                          Yes

(cont.)   unit

          Junction temperature sensor                              Yes, replicated module

          (TSENS)

          Digital I/Os                                              16

          Device power supply                   3.3 V with integrated bypassable ballast transistor

Supply                                          External ballast transistor not needed for bare die

          Analog reference voltage              3.0 V – 3.6 V and 4.5 V – 5.5 V

          Frequency-modulated phase-                               2

          locked loop (FMPLL)

Clocking  Internal RC oscillator                                   16 MHz

          External crystal oscillator                              4 – 40 MHz

Debug     Nexus                                                    Level 3+

          LQFP                                                     100 pins

Packages                                                           144 pins

          LBGA(3)                                                  LBGA257

                                                DocID15457 Rev 12                                     9/165

                                                                                                             164
Introduction                                                                                 SPC56ELx, SPC564Lx

              Table 1. SPC56ELx/SPC564Lx device summary (continued)

              Feature                                              SPC56EL60                 SPC56EL54

Temperat  Temperature range (junction)                                        –40 to 150 °C

ure       Ambient temperature range using                                     –40 to 125 °C

          external ballast transistor (LQFP)

1.  The third eTimer (eTimer_2) is available with external I/O access only in the BGA package, on the LQFP package eTimer_2
    is available internally only without any external I/O access.

2.  The second FlexPWM module is available only in the BGA package.

3.  LBGA257 available only as development package.

1.4           Block diagram

              Figure 1 shows a top-level block diagram of the SPC56ELx/SPC564Lx device.

10/165                                              DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                                                                                                                                                    Introduction

                                                            Figure         1.  SPC56ELx/SPC564Lx block                                           diagram

                PMU                                    e200z4                  JTAG                                    e200z4

                SWT                                                            Nexus                                                                                 SWT

                ECSM                                        SPE                                                                SPE                                   ECSM

                STM                                         VLE                                                                VLE                                   STM

                INTC                                        MMU                                                           MMU                                        INTC

                SEMA4                                  I-CACHE                 FlexRay                                 I-CACHE                                       SEMA4

                eDMA                                                                    RC                                                                           eDMA

                                       Crossbar Switch                                                                         Crossbar Switch

                                       Memory Protection Unit                                                          Memory Protection Unit

                                       ECC logic for SRAM                                                              ECC logic for SRAM

                PBRIDGE                                                    RC                          RC                                                            PBRIDGE

       TSENS                                                Flash memory                              SRAM                                                                       TSENS

                                                            ECC bits + logic                          ECC bits

                                                                                        RC

           BAM  SSCM  Secondary FMPLL  FMPLL   IRCOSC  CMU  CMU  CMU                                                                                                             CRC   PIT

           MC   XOSC  SIUL             WakeUp  ADC     ADC            CTU      FlexPWM  FlexPWM        eTimer  eTimer  eTimer  FlexCAN  FlexCAN  LINFlexD  LINFlexD  DSPI  DSPI  DSPI  FCCU  SWG

ADC        – Analog-to-Digital Converter                                                         LINFlexD              –  LIN controller with DMA support

BAM        – Boot Assist Module                                                                  MC                    –  Mode Entry, Clock, Reset, & Power

CMU        – Clock Monitoring Unit                                                               PBRIDGE               –  Peripheral bridge

CRC        – Cyclic Redundancy Check unit                                                        PIT                   –  Periodic Interrupt Timer

CTU        – Cross Triggering Unit                                                               PMU                   –  Power Management Unit

DSPI       – Serial Peripherals Interface                                                        RC                    –  Redundancy Checker

ECC        – Error Correction Code                                                               RTC                   –  Real Time Clock

ECSM       – Error Correction Status Module                                                      SEMA4                 –  Semaphore Unit

eDMA       – Enhanced Direct Memory Access controller                                            SIUL                  –  System Integration Unit Lite

FCCU       – Fault Collection and Control Unit                                                   SSCM                  –  System Status and Configuration Module

FlexCAN    – Controller Area Network controller                                                  STM                   –  System Timer Module

FMPLL      – Frequency Modulated Phase Locked Loop                                               SWG                   –  Sine Wave Generator

INTC       – Interrupt Controller                                                                SWT                   –  Software Watchdog Timer

IRCOSC     – Internal RC Oscillator                                                              TSENS                 –  Temperature Sensor

JTAG       – Joint Test Action Group interface                                                   XOSC                  –  Crystal Oscillator

                                                                           DocID15457 Rev 12                                                                                                      11/165

                                                                                                                                                                                                          164
Introduction                                                                    SPC56ELx, SPC564Lx

                High-performance e200z4d dual core

                 –  32-bit Power Architecture® technology CPU

                 –  Core frequency as high as 120 MHz

                 –  Dual issue five-stage pipeline core

                 –  Variable Length Encoding (VLE)

                 –  Memory Management Unit (MMU)

                 –  4 KB instruction cache with error detection code

                 –  Signal processing engine (SPE)

                Memory available

                 –  1 MB flash memory with ECC

                 –  128 KB on-chip SRAM with ECC

                 –  Built-in RWW capabilities for EEPROM emulation

                SIL3/ASILD innovative safety concept: LockStep mode and Fail-safe protection

                 –  Sphere of replication (SoR) for key components (such as CPU core, eDMA,

                    crossbar switch)

                 –  Fault collection and control unit (FCCU)

                 –  Redundancy control and checker unit (RCCU) on outputs of the SoR connected to

                    FCCU

                 –  Boot-time Built-In Self-Test for Memory (MBIST) and Logic (LBIST) triggered by

                    hardware

                 –  Boot-time Built-In Self-Test for ADC and flash memory triggered by software

                 –  Replicated safety enhanced watchdog

                 –  Replicated junction temperature sensor

                 –  Non-maskable interrupt (NMI)

                 –  16-region memory protection unit (MPU)

                 –  Clock monitoring units (CMU)

                 –  Power management unit (PMU)

                 –  Cyclic redundancy check (CRC) unit

                Decoupled Parallel mode for high-performance use of replicated cores

                Nexus Class 3+ interface

                Interrupts

                 –  Replicated 16-priority controller

                 –  Replicated 16-channel eDMA controller

                GPIOs individually programmable as input, output or special function

                Three 6-channel general-purpose eTimer units

                2 FlexPWM units

                 –  Four 16-bit channels per module

                Communications interfaces

                 –  2 LINFlexD channels

                 –  3 DSPI channels with automatic chip select generation

                 –  2 FlexCAN interfaces (2.0B Active) with 32 message objects

12/165                                     DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                           Introduction

              –  FlexRay module (V2.1 Rev. A) with 2 channels, 64 message buffers and data

                 rates up to 10 Mbit/s

             Two 12-bit analog-to-digital converters (ADCs)

              –  16 input channels

              –  Programmable cross triggering unit (CTU) to synchronize ADCs conversion with

                 timer and PWM

             Sine wave generator (D/A with low pass filter)

             On-chip CAN/UART bootstrap loader

             Single 3.0 V to 3.6 V voltage supply

             Ambient temperature range –40 °C to 125 °C

             Junction temperature range –40 °C to 150 °C

                                        DocID15457 Rev 12                                   13/165

                                                                                                    164
Introduction                                                                         SPC56ELx, SPC564Lx

1.5           Feature details

1.5.1         High-performance e200z4d core

              The e200z4d Power Architecture® core provides the following features:

                2 independent execution units, both supporting fixed-point and floating-point operations

                Dual issue 32-bit Power Architecture technology compliant

                 –  5-stage pipeline (IF, DEC, EX1, EX2, WB)

                 –  In-order execution and instruction retirement

                Full support for Power Architecture instruction set and Variable Length Encoding (VLE)

                 –  Mix of classic 32-bit and 16-bit instruction allowed

                 –  Optimization of code size possible

                Thirty-two 64-bit general purpose registers (GPRs)

                Harvard bus (32-bit address, 64-bit data)

                 –  I-Bus interface capable of one outstanding transaction plus one piped with no wait-

                    on-data return

                 –  D-Bus interface capable of two transactions outstanding to fill AHB pipe

                I-cache and I-cache controller

                 –  4 KB, 256-bit cache line (programmable for 2- or 4-way)

                No data cache

                16-entry MMU

                8-entry branch table buffer

                Branch look-ahead instruction buffer to accelerate branching

                Dedicated branch address calculator

                3 cycles worst case for missed branch

                Load/store unit

                 –  Fully pipelined

                 –  Single-cycle load latency

                 –  Big- and little-endian modes supported

                 –  Misaligned access support

                 –  Single stall cycle on load to use

                Single-cycle throughput (2-cycle latency) integer 32 × 32 multiplication

                4 – 14 cycles integer 32 × 32 division (average division on various benchmark of nine

                 cycles)

                Single precision floating-point unit

                 –  1 cycle throughput (2-cycle latency) floating-point 32 × 32 multiplication

                 –  Target 9 cycles (worst case acceptable is 12 cycles) throughput floating-point 32 ×

                    32 division

                 –  Special square root and min/max function implemented

                Signal processing support: APU-SPE 1.1

                 –  Support for vectorized mode: as many as two floating-point instructions per clock

                Vectored interrupt support

                Reservation instruction to support read-modify-write constructs

14/165                                        DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                                                           Introduction

             Extensive system development and tracing support via Nexus debug port

1.5.2      Crossbar switch (XBAR)

           The XBAR multi-port crossbar switch supports simultaneous connections between four

           master ports and three slave ports. The crossbar supports a 32-bit address bus width and a

           64-bit data bus width.

           The crossbar allows four concurrent transactions to occur from any master port to any slave

           port, although one of those transfers must be an instruction fetch from internal flash

           memory. If a slave port is simultaneously requested by more than one master port,

           arbitration logic selects the higher priority master and grants it ownership of the slave port.

           All other masters requesting that slave port are stalled until the higher priority master

           completes its transactions.

           The crossbar provides the following features:

             4 masters and 3 slaves supported per each replicated crossbar

              –  Masters allocation for each crossbar: e200z4d core with two independent bus

                 interface units (BIU) for I and D access (2 masters), one eDMA, one FlexRay

              –  Slaves allocation for each crossbar: a redundant flash-memory controller with 2

                 slave ports to guarantee maximum flexibility to handle Instruction and Data array,

                 one redundant SRAM controller with 1 slave port each and 1 redundant peripheral

                 bus bridge

             32-bit address bus and 64-bit data bus

             Programmable arbitration priority

              –  Requesting masters can be treated with equal priority and are granted access to a

                 slave port in round-robin method, based upon the ID of the last master to be

                 granted access or a priority order can be assigned by software at application run

                 time

             Temporary dynamic priority elevation of masters

           The XBAR is replicated for each processing channel.

1.5.3      Memory Protection Unit (MPU)

           The Memory Protection Unit splits the physical memory into 16 different regions. Each

           master (eDMA, FlexRay, CPU) can be assigned different access rights to each region.

             16-region MPU with concurrent checks against each master access

             32-byte granularity for protected address region

           The memory protection unit is replicated for each processing channel.

1.5.4      Enhanced Direct Memory Access (eDMA)

           The enhanced direct memory access (eDMA) controller is a second-generation module

           capable of performing complex data movements via 16 programmable channels, with

           minimal intervention from the host processor. The hardware micro architecture includes a

           DMA engine which performs source and destination address calculations, and the actual

           data movement operations, along with an SRAM-based memory containing the transfer

           control descriptors (TCD) for the channels. This implementation is used to minimize the

           overall block size.

                                        DocID15457 Rev 12                                             15/165

                                                                                                              164
Introduction                                                                       SPC56ELx, SPC564Lx

              The  eDMA module provides the following features:

                  16 channels supporting 8-, 16-, and 32-bit value single or block transfers

                  Support variable sized queues and circular buffered queue

                  Source and destination address registers independently configured to post-increment

                   or stay constant

                  Support major and minor loop offset

                  Support minor and major loop done signals

                  DMA task initiated either by hardware requestor or by software

                  Each DMA task can optionally generate an interrupt at completion and retirement of the

                   task

                  Signal to indicate closure of last minor loop

                  Transfer control descriptors mapped inside the SRAM

              The eDMA controller is replicated for each processing channel.

1.5.5         On-chip flash memory with ECC

              This device includes programmable, non-volatile flash memory. The non-volatile memory

              (NVM) can be used for instruction storage or data storage, or both. The flash memory

              module interfaces with the system bus through a dedicated flash memory array controller. It

              supports a 64-bit data bus width at the system bus port, and a 128-bit read data interface to

              flash memory. The module contains four 128-bit prefetch buffers. Prefetch buffer hits allow

              no-wait responses. Buffer misses incur a 3 wait state response at 120 MHz.

              The flash memory module provides the following features

                  1 MB of flash memory in unique multi-partitioned hard macro

                  Sectorization: 16 KB + 2 × 48 KB + 16 KB + 2 × 64 KB + 2 × 128 KB + 2 × 256 KB

                  EEPROM emulation (in software) within same module but on different partition

                  16 KB test sector and 16 KB shadow block for test, censorship device and user option

                   bits

                  Wait states:

                   –     3 wait states for frequencies =< 120 MHz

                   –     2 wait states for frequencies =< 80 MHz

                   –     1 wait state for frequencies =< 60 MHz

                  Flash memory line 128-bit wide with 8-bit ECC on 64-bit word (total 144 bits)

                  Accessed via a 64-bit wide bus for write and a 128-bit wide array for read operations

                  1-bit error correction, 2-bit error detection

1.5.6         On-chip SRAM with ECC

              The SPC56ELx/SPC564Lx SRAM provides a general-purpose single port memory.

              ECC handling is done on a 32-bit boundary for data and it is extended to the address to

              have the highest possible diagnostic coverage including the array internal address decoder.

16/165                               DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                                                            Introduction

           The SRAM module provides the following features:

               System SRAM: 128 KB

               ECC on 32-bit word (syndrome of 7 bits)

                –  ECC covers SRAM bus address

               1-bit error correction, 2-bit error detection

               Wait states:

                –  1 wait state for frequencies =< 120 MHz

                –  0 wait states for frequencies =< 80 MHz

1.5.7      Platform flash memory controller

           The  following list summarizes the key features of the flash memory controller:

               Single AHB port interface supports a 64-bit data bus. All AHB aligned and unaligned

                reads within the 32-bit container are supported. Only aligned word writes are

                supported.

               Array interfaces support a 128-bit read data bus and a 64-bit write data bus for each

                bank.

               Code flash (bank0) interface provides configurable read buffering and page prefetch

                support.

                –  Four page-read buffers (each 128 bits wide) and a prefetch controller support

                   speculative reading and optimized flash access.

               Single-cycle read responses (0 AHB data-phase wait states) for hits in the buffers. The

                buffers implement a least-recently-used replacement algorithm to maximize

                performance.

               Programmable response for read-while-write sequences including support for stall-

                while-write, optional stall notification interrupt, optional flash operation abort, and

                optional abort notification interrupt.

               Separate and independent configurable access timing (on a per bank basis) to support

                use across a wide range of platforms and frequencies.

               Support of address-based read access timing for emulation of other memory types.

               Support for reporting of single- and multi-bit error events.

               Typical operating configuration loaded into programming model by system reset.

           The platform flash controller is replicated for each processor.

1.5.8      Platform Static RAM Controller (SRAMC)

           The SRAMC module is the platform SRAM array controller, with integrated error detection

           and correction.

           The main features of the SRAMC provide connectivity for the following interfaces:

               XBAR Slave Port (64-bit data path)

               ECSM (ECC Error Reporting, error injection and configuration)

               SRAM array

                                     DocID15457 Rev 12                                                   17/165

                                                                                                                 164
Introduction                                                                         SPC56ELx, SPC564Lx

              The following functions are implemented:

                    ECC encoding (32-bit boundary for data and complete address bus)

                    ECC decoding (32-bit boundary and entire address)

                    Address translation from the AHB protocol on the XBAR to the SRAM array

              The platform SRAM controller is replicated for each processor.

1.5.9         Memory subsystem access time

              Every memory access, that the CPU performs, requires at least one system clock cycle for

              the data phase of the access. Slower memories or peripherals may require additional data

              phase wait states. Additional data phase wait states may also occur if the slave being

              accessed is not parked on the requesting master in the crossbar.

              Table 2 shows the number of additional data phase wait states required for a range of

              memory accesses.

                            Table  2. Platform  memory access time summary

         AHB transfer              Data phase                           Description

                                   wait states

e200z4d  instruction fetch         0            Flash memory prefetch buffer hit (page hit)

e200z4d  instruction fetch         3            Flash memory prefetch buffer miss

                                                (based on 4-cycle random flash array access time)

e200z4d  data read                 0–1          SRAM read

e200z4d  data write                0            SRAM 32-bit write

e200z4d  data write                0            SRAM 64-bit write (executed as 2 x 32-bit writes)

e200z4d  data write                0–2          SRAM 8-,16-bit write

                                                (Read-modify-Write for ECC)

e200z4d  flash memory read         0            Flash memory prefetch buffer hit (page hit)

e200z4d  flash memory read         3            Flash memory prefetch buffer miss (at 120 MHz; includes  1  cycle

                                                of program flash memory controller arbitration)

1.5.10        Error Correction Status Module (ECSM)

              The ECSM on this device manages the ECC configuration and reporting for the platform

              memories (flash memory and SRAM). It does not implement the actual ECC calculation. A

              detected error (double error for flash memory or SRAM) is also reported to the FCCU. The

              following errors and indications are reported into the ECSM dedicated registers:

                    ECC error status and configuration for flash memory and SRAM

                    ECC error reporting for flash memory

                    ECC error reporting for SRAM

                    ECC error injection for SRAM

18/165                                          DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                               Introduction

1.5.11     Peripheral bridge (PBRIDGE)

           The PBRIDGE implements the following features:

             Duplicated periphery

             Master access privilege level per peripheral (per master: read access enable; write

              access enable)

             Checker applied on PBRIDGE output toward periphery

             Byte endianess swap capability

1.5.12     Interrupt Controller (INTC)

           The INTC provides priority-based preemptive scheduling of interrupt requests, suitable for

           statically scheduled hard real-time systems.

           For high-priority interrupt requests, the time from the assertion of the interrupt request from

           the peripheral to when the processor is executing the interrupt service routine (ISR) has

           been minimized. The INTC provides a unique vector for each interrupt request source for

           quick determination of which ISR needs to be executed. It also provides an ample number

           of priorities so that lower priority ISRs do not delay the execution of higher priority ISRs. To

           allow the appropriate priorities for each source of interrupt request, the priority of each

           interrupt request is software configurable.

           The INTC supports the priority ceiling protocol for coherent accesses. By providing a

           modifiable priority mask, the priority can be raised temporarily so that all tasks which share

           the resource can not preempt each other.

           The INTC provides the following features:

             Duplicated periphery

             Unique 9-bit vector per interrupt source

             16 priority levels with fixed hardware arbitration within priority levels for each interrupt

              source

             Priority elevation for shared resource

           The INTC is replicated for each processor.

                                    DocID15457 Rev 12                                                   19/165

                                                                                                                164
Introduction                                                                          SPC56ELx, SPC564Lx

1.5.13        System clocks and clock generation

              The following list summarizes the system clock and clock generation on this device:

                Lock status continuously monitored by lock detect circuitry

                Loss-of-clock (LOC) detection for reference and feedback clocks

                On-chip loop filter (for improved electromagnetic interference performance and fewer

                 external components required)

                Programmable output clock divider of system clock (1, 2, 4, 8)

                FlexPWM module and as many as three eTimer modules running on an auxiliary clock

                 independent from system clock (with max frequency 120 MHz)

                On-chip crystal oscillator with automatic level control

                Dedicated internal 16 MHz internal RC oscillator for rapid start-up

                 –  Supports automated frequency trimming by hardware during device startup and by

                    user application

                Auxiliary clock domain for motor control periphery (FlexPWM, eTimer, CTU, ADC, and

                 SWG)

20/165                                DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                                                           Introduction

1.5.14     Frequency-Modulated Phase-Locked Loop (FMPLL)

           Each device has two FMPLLs.

           Each FMPLL allows the user to generate high speed system clocks starting from a minimum

           reference of 4 MHz input clock. Further, the FMPLL supports programmable frequency

           modulation of the system clock. The FMPLL multiplication factor, output clock divider ratio

           are all software configurable. The FMPLLs have the following major features:

             Input frequency: 4–40 MHz continuous range (limited by the crystal oscillator)

             Voltage controlled oscillator (VCO) range: 256–512 MHz

             Frequency modulation via software control to reduce and control emission peaks

              –    Modulation depth ±2% if centered or 0% to –4% if downshifted via software control

                   register

              –    Modulation frequency: triangular modulation with 25 kHz nominal rate

             Option to switch modulation on and off via software interface

             Output divider (ODF) for reduced frequency operation without re-lock

             3 modes of operation

              –    Bypass mode

              –    Normal FMPLL mode with crystal reference (default)

              –    Normal FMPLL mode with external reference

             Lock monitor circuitry with lock status

             Loss-of-lock detection for reference and feedback clocks

             Self-clocked mode (SCM) operation

             On-chip loop filter

             Auxiliary FMPLL

              –    Used for FlexRay due to precise symbol rate requirement by the protocol

              –    Used for motor control periphery and connected IP (A/D digital interface CTU) to

                   allow independent frequencies of operation for PWM and timers and jitter-free

                   control

              –    Option to enable/disable modulation to avoid protocol violation on jitter and/or

                   potential unadjusted error in electric motor control loop

              –    Allows to run motor control periphery at different (precisely lower, equal or higher

                   as required) frequency than the system to ensure higher resolution

1.5.15     Main oscillator

           The main oscillator provides these features:

             Input frequency range 4–40 MHz

             Crystal input mode

             External reference clock (3.3 V) input mode

             FMPLL reference

1.5.16     Internal Reference Clock (RC) oscillator

           The architecture uses constant current charging of a capacitor. The voltage at the capacitor

           is compared to the stable bandgap reference voltage. The RC oscillator is the device safe

           clock.

                                        DocID15457 Rev 12                                               21/165

                                                                                                                164
Introduction                                                                     SPC56ELx, SPC564Lx

              The RC oscillator provides these features:

                 Nominal frequency 16 MHz

                 ±5% variation over voltage and temperature after process trim

                 Clock output of the RC oscillator serves as system clock source in case loss of lock or

                  loss of clock is detected by the FMPLL

                 RC oscillator is used as the default system clock during startup and can be used as

                  back-up input source of FMPLL(s) in case XOSC fails

1.5.17        Clock, reset, power, mode and test control modules (MC_CGM,

              MC_RGM, MC_PCU, and MC_ME)

              These modules provide the following:

                 Clock gating and clock distribution control

                 Halt, stop mode control

                 Flexible configurable system and auxiliary clock dividers

                 Various execution modes

                  –  HALT and STOP mode as reduced activity low power mode

                  –  Reset, Idle, Test, Safe

                  –  Various RUN modes with software selectable powered modules

                  –  No stand-by mode implemented (no internal switchable power domains)

1.5.18        Periodic Interrupt Timer Module (PIT)

              The PIT module implements the following features:

                 4 general purpose interrupt timers

                 32-bit counter resolution

                 Can be used for software tick or DMA trigger operation

1.5.19        System Timer Module (STM)

              The STM implements the following features:

                 Up-counter with 4 output compare registers

                 OS task protection and hardware tick implementation per AUTOSAR(a) requirement

              The STM is replicated for each processor.

1.5.20        Software Watchdog Timer (SWT)

              This module implements the following features:

                 Fault tolerant output

                 Safe internal RC oscillator as reference clock

                 Windowed watchdog

                 Program flow control monitor with 16-bit pseudorandom key generation

                 Allows a high level of safety (SIL3 monitor)

              a.  Automotive Open System Architecture.

22/165                                       DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                                                       Introduction

           The SWT module is replicated for each processor.

1.5.21     Fault Collection and Control Unit (FCCU)

           The FCCU module has the following features:

             Redundant collection of hardware checker results

             Redundant collection of error information and latch of faults from critical modules on

              the device

             Collection of self-test results

             Configurable and graded fault control

              –  Internal reactions (no internal reaction, IRQ, Functional Reset, Destructive Reset,

                 or Safe mode entered)

              –  External reaction (failure is reported to the external/surrounding system via

                 configurable output pins)

1.5.22     System Integration Unit Lite (SIUL)

           The SIUL controls MCU reset configuration, pad configuration, external interrupt, general

           purpose I/O (GPIO), internal peripheral multiplexing, and system reset operation. The reset

           configuration block contains the external pin boot configuration logic. The pad configuration

           block controls the static electrical characteristics of I/O pins. The GPIO block provides

           uniform and discrete input/output control of the I/O pins of the MCU.

           The SIU provides the following features:

             Centralized pad control on a per-pin basis

              –  Pin function selection

              –  Configurable weak pull-up/down

              –  Configurable slew rate control (slow/medium/fast)

              –  Hysteresis on GPIO pins

              –  Configurable automatic safe mode pad control

             Input filtering for external interrupts

1.5.23     Non-Maskable Interrupt (NMI)

           The non-maskable interrupt with de-glitching filter supports high-priority core exceptions.

1.5.24     Boot Assist Module (BAM)

           The BAM is a block of read-only memory with hard-coded content. The BAM program is

           executed only if serial booting mode is selected via boot configuration pins.

           The BAM provides the following features:

             Enables booting via serial mode (FlexCAN or LINFlex-UART)

             Supports programmable 64-bit password protection for serial boot mode

             Supports serial bootloading of either Power Architecture code (default) or VLE code

             Automatic switch to serial boot mode if internal flash memory is blank or invalid

                                         DocID15457 Rev 12                                              23/165

                                                                                                                164
Introduction                                                                          SPC56ELx, SPC564Lx

1.5.25        System Status and Configuration Module (SSCM)

              The SSCM on this device features the following:

                  System configuration and status

                  Debug port status and debug port enable

                  Multiple boot code starting locations out of reset through implementation of search for

                   valid Reset Configuration Half Word

                  Sets up the MMU to allow user boot code to execute as either Power Architecture code

                   (default) or as VLE code out of flash memory

                  Triggering of device self-tests during reset phase of device boot

1.5.26        FlexCAN

              The FlexCAN module is a communication controller implementing the CAN protocol

              according to Bosch Specification version 2.0B. The CAN protocol was designed to be used

              primarily as a vehicle serial data bus, meeting the specific requirements of this field: real-

              time processing, reliable operation in the EMI environment of a vehicle, cost-effectiveness

              and required bandwidth.

              The  FlexCAN module provides the following features:

                  Full implementation of the CAN protocol specification, version 2.0B

                   –  Standard data and remote frames

                   –  Extended data and remote frames

                   –  0 to 8 bytes data length

                   –  Programmable bit rate as fast as 1Mbit/s

                  32 message buffers of 0 to 8 bytes data length

                  Each message buffer configurable as receive or transmit buffer, all supporting standard

                   and extended messages

                  Programmable loop-back mode supporting self-test operation

                  3 programmable mask registers

                  Programmable transmit-first scheme: lowest ID or lowest buffer number

                  Time stamp based on 16-bit free-running timer

                  Global network time, synchronized by a specific message

                  Maskable interrupts

                  Independent of the transmission medium (an external transceiver is assumed)

                  High immunity to EMI

                  Short latency time due to an arbitration scheme for high-priority messages

                  Transmit features

                   –  Supports configuration of multiple mailboxes to form message queues of scalable

                      depth

                   –  Arbitration scheme according to message ID or message buffer number

                   –  Internal arbitration to guarantee no inner or outer priority inversion

                   –  Transmit abort procedure and notification

24/165                                    DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                                               Introduction

               Receive features

                –  Individual programmable filters for each mailbox

                –  8 mailboxes configurable as a 6-entry receive FIFO

                –  8 programmable acceptance filters for receive FIFO

               Programmable clock source

                –  System clock

                –  Direct oscillator clock to avoid FMPLL jitter

1.5.27     FlexRay

           The  FlexRay module provides the following features:

               Full implementation of FlexRay Protocol Specification 2.1 Rev. A

               64 configurable message buffers can be handled

               Dual channel or single channel mode of operation, each as fast as 10 Mbit/s data rate

               Message buffers configurable as transmit or receive

               Message buffer size configurable

               Message filtering for all message buffers based on Frame ID, cycle count, and

                message ID

               Programmable acceptance filters for receive FIFO

               Message buffer header, status, and payload data stored in system memory (SRAM)

               Internal FlexRay memories have error detection and correction

                                  DocID15457 Rev 12                                             25/165

                                                                                                        164
Introduction                                                                            SPC56ELx, SPC564Lx

1.5.28        Serial communication interface module (LINFlexD)

              The  LINFlexD module (LINFlex with DMA support) on this device features the following:

                  Supports LIN Master mode, LIN Slave mode and UART mode

                  LIN state machine compliant to LIN1.3, 2.0, and 2.1 specifications

                  Manages LIN frame transmission and reception without CPU intervention

                  LIN features

                   –  Autonomous LIN frame handling

                   –  Message buffer to store as many as 8 data bytes

                   –  Supports messages as long as 64 bytes

                   –  Detection and flagging of LIN errors (Sync field, delimiter, ID parity, bit framing,

                      checksum and Time-out errors)

                   –  Classic or extended checksum calculation

                   –  Configurable break duration of up to 50-bit times

                   –  Programmable baud rate prescalers (13-bit mantissa, 4-bit fractional)

                   –  Diagnostic features (Loop back, LIN bus stuck dominant detection)

                   –  Interrupt driven operation with 16 interrupt sources

                  LIN slave mode features

                   –  Autonomous LIN header handling

                   –  Autonomous LIN response handling

                  UART mode

                   –  Full-duplex operation

                   –  Standard non return-to-zero (NRZ) mark/space format

                   –  Data buffers with 4-byte receive, 4-byte transmit

                   –  Configurable word length (8-bit, 9-bit, 16-bit, or 17-bit words)

                   –  Configurable parity scheme: none, odd, even, always 0

                   –  Speed as fast as 2 Mbit/s

                   –  Error detection and flagging (Parity, Noise and Framing errors)

                   –  Interrupt driven operation with four interrupt sources

                   –  Separate transmitter and receiver CPU interrupt sources

                   –  16-bit programmable baud-rate modulus counter and 16-bit fractional

                   –  Two receiver wake-up methods

                  Support for DMA enabled transfers

1.5.29        Deserial Serial Peripheral Interface (DSPI)

              The DSPI modules provide a synchronous serial interface for communication between the

              SPC56ELx/SPC564Lx and external devices.

              A DSPI module provides these features:

                  Full duplex, synchronous transfers

                  Master or slave operation

                  Programmable master bit rates

                  Programmable clock polarity and phase

26/165                                        DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                                                        Introduction

             End-of-transmission interrupt flag

             Programmable transfer baud rate

             Programmable data frames from 4 to 16 bits

             As many as 8 chip select lines available, depending on package and pin multiplexing

             4 clock and transfer attributes registers

             Chip select strobe available as alternate function on one of the chip select pins for de-

              glitching

             FIFOs for buffering as many as 5 transfers on the transmit and receive side

             Queueing operation possible through use of the eDMA

             General purpose I/O functionality on pins when not used for SPI

1.5.30     FlexPWM

           The pulse width modulator module (FlexPWM) contains four PWM channels, each of which

           is configured to control a single half-bridge power stage. Two modules are included on

           LFBGA257 devices; on the LQFP144 package, only one module is present. Additionally,

           four fault input channels are provided per FlexPWM module.

           This PWM is capable of controlling most motor types, including:

             AC induction motors (ACIM)

             Permanent Magnet AC motors (PMAC)

             Brushless (BLDC) and brush DC motors (BDC)

             Switched (SRM) and variable reluctance motors (VRM)

             Stepper motors

           A  FlexPWM module implements the following features:

             16 bits of resolution for center, edge aligned, and asymmetrical PWMs

             Maximum operating frequency as high as 120 MHz

              –  Clock source not modulated and independent from system clock (generated via

                 secondary FMPLL)

             Fine granularity control for enhanced resolution of the PWM period

             PWM outputs can operate as complementary pairs or independent channels

             Ability to accept signed numbers for PWM generation

             Independent control of both edges of each PWM output

             Synchronization to external hardware or other PWM supported

             Double buffered PWM registers

              –  Integral reload rates from 1 to 16

              –  Half cycle reload capability

             Multiple ADC trigger events can be generated per PWM cycle via hardware

             Fault inputs can be assigned to control multiple PWM outputs

             Programmable filters for fault inputs

             Independently programmable PWM output polarity

             Independent top and bottom deadtime insertion

             Each complementary pair can operate with its own PWM frequency and deadtime

              values

                                   DocID15457 Rev 12                                               27/165

                                                                                                           164
Introduction                                                                      SPC56ELx, SPC564Lx

                Individual software control for each PWM output

                All outputs can be forced to a value simultaneously

                PWMX pin can optionally output a third signal from each channel

                Channels not used for PWM generation can be used for buffered output compare

                 functions

                Channels not used for PWM generation can be used for input capture functions

                Enhanced dual edge capture functionality

                Option to supply the source for each complementary PWM signal pair from any of the

                 following:

                 –  External digital pin

                 –  Internal timer channel

                 –  External ADC input, taking into account values set in ADC high- and low-limit

                    registers

                DMA support

1.5.31        eTimer module

              The SPC56ELx provides three eTimer modules (on the LQFP package eTimer_2 is

              available internally only without any external I/O access). Six 16-bit general purpose

              up/down timer/counters per module are implemented with the following features:

                Maximum clock frequency of 120 MHz

                Individual channel capability

                 –  Input capture trigger

                 –  Output compare

                 –  Double buffer (to capture rising edge and falling edge)

                 –  Separate prescaler for each counter

                 –  Selectable clock source

                 –  0–100% pulse measurement

                 –  Rotation direction flag (Quad decoder mode)

                Maximum count rate

                 –  Equals peripheral clock divided by 2 for external event counting

                 –  Equals peripheral clock for internal clock counting

                Cascadeable counters

                Programmable count modulo

                Quadrature decode capabilities

                Counters can share available input pins

                Count once or repeatedly

                Preloadable counters

                Pins available as GPIO when timer functionality not in use

                DMA support

1.5.32        Sine Wave Generator (SWG)

              A digital-to-analog converter is available to generate a sine wave based on 32 stored values

              for external devices (ex: resolver).

28/165                                     DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                                                          Introduction

1.5.33     Analog-to-Digital Converter module (ADC)

           The ADC module features include:

           Analog part:

             2 on-chip ADCs

              –  12-bit resolution SAR architecture

              –  Same digital interface as in the SPC560P family

              –  A/D Channels: 9 external, 3 internal and 4 shared with other A/D (total 16

                 channels)

              –  One channel dedicated to each T-sensor to enable temperature reading during

                 application

              –  Separated reference for each ADC

              –  Shared analog supply voltage for both ADCs

              –  One sample and hold unit per ADC

              –  Adjustable sampling and conversion time

           Digital part:

             4 analog watchdogs comparing ADC results against predefined levels (low, high,

              range) before results are stored in the appropriate ADC result location

             2 modes of operation: CPU Mode or CTU Mode

             CPU mode features

              –  Register based interface with the CPU: one result register per channel

              –  ADC state machine managing three request flows: regular command, hardware

                 injected command, software injected command

              –  Selectable priority between software and hardware injected commands

              –  4 analog watchdogs comparing ADC results against predefined levels (low, high,

                 range)

              –  DMA compatible interface

             CTU mode features

              –  Triggered mode only

              –  4 independent result queues (116 entries, 28 entries, 14 entries)

              –  Result alignment circuitry (left justified; right justified)

              –  32-bit read mode allows to have channel ID on one of the 16-bit parts

              –  DMA compatible interfaces

             Built-in self-test features triggered by software

1.5.34     Cross Triggering Unit (CTU)

           The ADC cross triggering unit allows automatic generation of ADC conversion requests on

           user selected conditions without CPU load during the PWM period and with minimized CPU

           load for dynamic configuration.

                                            DocID15457 Rev 12                                 29/165

                                                                                                           164
Introduction                                                                        SPC56ELx, SPC564Lx

              The CTU implements the following features:

                  Cross triggering between ADC, FlexPWM, eTimer, and external pins

                  Double buffered trigger generation unit with as many as 8 independent triggers

                   generated from external triggers

                  Maximum operating frequency less than or equal to 120 MHz

                  Trigger generation unit configurable in sequential mode or in triggered mode

                  Trigger delay unit to compensate the delay of external low pass filter

                  Double buffered global trigger unit allowing eTimer synchronization and/or ADC

                   command generation

                  Double buffered ADC command list pointers to minimize ADC-trigger unit update

                  Double buffered ADC conversion command list with as many as 24 ADC commands

                  Each trigger capable of generating consecutive commands

                  ADC conversion command allows control of ADC channel from each ADC, single or

                   synchronous sampling, independent result queue selection

                  DMA support with safety features

1.5.35        Cyclic Redundancy Checker (CRC) Unit

              The CRC module is a configurable multiple data flow unit to compute CRC signatures on

              data written to its input register.

              The  CRC unit has the following features:

                  3 sets of registers to allow 3 concurrent contexts with possibly different CRC

                   computations, each with a selectable polynomial and seed

                  Computes 16- or 32-bit wide CRC on the fly (single-cycle computation) and stores

                   result in internal register. 

                   The following standard CRC polynomials are implemented:

                   –  x8 + x4 + x3 + x2 + 1 [8-bit CRC]

                   –  x16 + x12 + x5 + 1 [16-bit CRC-CCITT]

                   –  x32 + x26 + x23 + x22 + x16 + x12 + x11 + x10 + x8 + x7 + x5 + x4 + x2 + x + 1 

                      [32-bit CRC-ethernet(32)]

                  Key engine to be coupled with communication periphery where CRC application is

                   added to allow implementation of safe communication protocol

                  Offloads core from cycle-consuming CRC and helps checking configuration signature

                   for safe start-up or periodic procedures

                  CRC unit connected as peripheral bus on internal peripheral bus

                  DMA support

1.5.36        Redundancy Control and Checker Unit (RCCU)

              The RCCU checks all outputs of the sphere of replication (addresses, data, control signals).

              It has the following features:

                  Duplicated module to guarantee highest possible diagnostic coverage (check of

                   checker)

                  Multiple times replicated IPs are used as checkers on the SoR outputs

30/165                                             DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                                                     Introduction

1.5.37     Junction temperature sensor

           The junction temperature sensor provides a value via an ADC channel that can be used by

           software to calculate the device junction temperature.

           The key parameters of the junction temperature sensor include:

              Nominal temperature range from –40 to 150 °C

              Software temperature alarm via analog ADC comparator possible

1.5.38     Nexus Port Controller (NPC)

           The NPC module provides real-time development support capabilities for this device in

           compliance with the IEEE-ISTO 5001-2003. This development support is supplied for MCUs

           without requiring external address and data pins for internal visibility.

           The NPC block interfaces to the host processor and internal buses to provide development

           support as per the IEEE-ISTO 5001-2003 Class 3+, including selected features from Class

           4 standard.

           The development support provided includes program trace, data trace, watchpoint trace,

           ownership trace, run-time access to the MCUs internal memory map and access to the

           Power Architecture internal registers during halt. The Nexus interface also supports a JTAG

           only mode using only the JTAG pins. The following features are implemented:

              Full and reduced port modes

              MCKO (message clock out) pin

              4 or 12 MDO (message data out) pins(b)

              2 MSEO (message start/end out) pins

              EVTO (event out) pin

               –  Auxiliary input port

              EVTI (event in) pin

              5-pin JTAG port (JCOMP, TDI, TDO, TMS, and TCK)

               –  Supports JTAG mode

              Host processor (e200) development support features

               –  Data trace via data write messaging (DWM) and data read messaging (DRM).

                  This allows the development tool to trace reads or writes, or both, to selected

                  internal memory resources.

               –  Ownership trace via ownership trace messaging (OTM). OTM facilitates

                  ownership trace by providing visibility of which process ID or operating system

                  task is activated. An ownership trace message is transmitted when a new

                  process/task is activated, allowing development tools to trace ownership flow.

               –  Program trace via branch trace messaging (BTM). Branch trace messaging

                  displays program flow discontinuities (direct branches, indirect branches,

           b.  4 MDO pins on LQFP144 package, 12 MDO pins on LFBGA257 package.

                                        DocID15457 Rev 12                                          31/165

                                                                                                           164
Introduction                                                                       SPC56ELx, SPC564Lx

                    exceptions, etc.), allowing the development tool to interpolate what transpires

                    between the discontinuities. Thus, static code may be traced.

                 –  Watchpoint messaging (WPM) via the auxiliary port

                 –  Watchpoint trigger enable of program and/or data trace messaging

                 –  Data tracing of instruction fetches via private opcodes

1.5.39        IEEE 1149.1 JTAG Controller (JTAGC)

              The JTAGC block provides the means to test chip functionality and connectivity while

              remaining transparent to system logic when not in test mode. All data input to and output

              from the JTAGC block is communicated in serial format. The JTAGC block is compliant with

              the IEEE standard.

              The JTAG controller provides the following features:

                IEEE Test Access Port (TAP) interface with 5 pins:

                 –  TDI

                 –  TMS

                 –  TCK

                 –  TDO

                 –  JCOMP

                Selectable modes of operation include JTAGC/debug or normal system operation

                5-bit instruction register that supports the following IEEE 1149.1-2001 defined

                 instructions:

                 –  BYPASS

                 –  IDCODE

                 –  EXTEST

                 –  SAMPLE

                 –  SAMPLE/PRELOAD

                3 test data registers: a bypass register, a boundary scan register, and a device

                 identification register. The size of the boundary scan register is parameterized to

                 support a variety of boundary scan chain lengths.

                TAP controller state machine that controls the operation of the data registers,

                 instruction register and associated circuitry

32/165                              DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                                                  Introduction

1.5.40     Voltage regulator / Power Management Unit (PMU)

           The on-chip voltage regulator module provides the following features:

             Single external rail required

             Single high supply required: nominal 3.3 V both for packaged and Known Good Die

              option

              –  Packaged option requires external ballast transistor due to reduced dissipation

                 capacity at high temperature but can use embedded transistor if power dissipation

                 is maintained within package dissipation capacity (lower frequency of operation)

              –  Known Good Die option uses embedded ballast transistor as dissipation capacity

                 is increased to reduce system cost

             All I/Os are at same voltage as external supply (3.3 V nominal)

             Duplicated Low-Voltage Detectors (LVD) to guarantee proper operation at all stages

              (reset, configuration, normal operation) and, to maximize safety coverage, one LVD

              can be tested while the other operates (on-line self-testing feature)

1.5.41     Built-In Self-Test (BIST) capability

           This device includes the following protection against latent faults:

             Boot-time Memory Built-In Self-Test (MBIST)

             Boot-time scan-based Logic Built-In Self-Test (LBIST)

             Run-time ADC Built-In Self-Test (BIST)

             Run-time Built-In Self Test of LVDs

                      DocID15457 Rev 12                                                           33/165

                                                                                                          164
Package  pinouts and signal descriptions                                                                                                                                                                                                                                                  SPC56ELx,  SPC564Lx

2        Package pinouts and signal descriptions

2.1      Package pinouts

         Figure 2 shows the LQFP100 pinout.

                                                                                            Figure 2. LQFP100 pinout

                                A[15] A[14]       C[6]        FCCU_F[1]   B[6]A[13]A[9]VSS_LV_CORVDD_LV_CORVDD_HV_REG_2D[4] D[3]   VSS_HV_IOVDD_HV_IOD[0]     C[15]        JCOMP       A[12]       A[11]  A[10]  B[3]  B[2]  C[10]  B[1]        B[0]

                                100    99         98          97          96    95    94    93           92           91    90     89     88     87           86           85          84          83     82     81    80    79     78          77          76

         NMI               121                                                                                                                                                                                                                                          775   A[4]
                                                                                                                                                                                                                                                                        74
         A[6]                                                                                                                                                                                                                                                           573   VPP_TEST

         D[1]              3                                                                                                                                                                                                                                            72    D[14]

         A[7]              452                                                                                                                                                                                                                                          7714  C[14]

         C[4]                                                                                                                                                                                                                                                           7703  C[13]
                                                                                                                                                                                                                                                                              D[12]
         A[8]              6                                                                                                                                                                                                                                            6792  VDD_HV_FLA

         C[5]              783                                                                                                                                                                                                                                          6781  VSS_HV_FLA

         A[5]                                                                                                                                                                                                                                                           6770  VDD_HV_REG_1

         C[7]              9                                                                                                                                                                                                                                            6669  VSS_LV_COR

         VDD_HV_REG_0      410                                                                                                                                                                                                                                          6658  VDD_LV_COR

         VSS_LV_COR        11                                                                                                                                                                                                                                           6647  A[3]

         VDD_LV_COR        12                                                   LQFP100 package                                                                                                                                                                         6636  VDD_HV_IO

         VDD_HV_IO         513                                                                                                                                                                                                                                          6625  VSS_HV_IO

         VSS_HV_IO         14                                                                                                                                                                                                                                           6614  B[4]
                           15
         D[9]              616                                                                                                                                                                                                                                          6603  TCK

         VDD_HV_OSC        17                                                                                                                                                                                                                                           5692  TMS

         VSS_HV_OSC        18                                                                                                                                                                                                                                           5681  B[5]

         XTAL              19                                                                                                                                                                                                                                           5670  A[2]

         EXTAL             720                                                                                                                                                                                                                                          5569  C[12]

         RESET             21                                                                                                                                                                                                                                           5558  C[11]

         D[8]              22                                                                                                                                                                                                                                           5547  D[11]

         D[5]              823                                                                                                                                                                                                                                          5536  D[10]

         D[6]              24                                                                                                                                                                                                                                           5525  A[1]

         VSS_LV_PLL0_PLL1  25                                                                                                                                                                                                                                           5514  A[0]

         VDD_LV_PLL0_PLL1

                                262    27286                  29          30    312   32    337          34  35          362 37    388        39       40     412          42          439         44     45     46    473   48     490         50

                                D[7]   FCCU_F[0]  VDD_LV_COR  VSS_LV_COR  B[7]  B[8]  E[2]  VDD_HV_ADR0  VSS_HV_ADR0  B[9]  B[10]  B[11]  B[12]  VDD_HV_ADR1  VSS_HV_ADR1  VDD_HV_ADV  VSS_HV_ADV  B[13]  B[14]  C[0]  E[0]  BCTRL  VDD_LV_COR  VSS_LV_COR  VDD_HV_PMU

         Figure 3 shows the SPC56ELx/SPC564Lx in the LQFP144 package.

34/165                                                                          DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                                                                                                                                                                                                    Package pinouts and signal descriptions

                     Figure 3. SPC56ELx/SPC564Lx LQFP144 pinout (top view)

                                         A[15]  A[14]      C[6]        FCCU_F[1]   D[2]  F[3]  B[6]  VSS_LV_COR  A[13]  VDD_LV_COR  A[9]  F[0]  VSS_LV_COR  VDD_LV_COR   VDD_HV_REG_2  D[4]  D[3]   VSS_HV_IO  VDD_HV_IO  D[0]         C[15]        JCOMP       A[12]       E[15]  A[11]  E[14]  A[10]  E[13]  B[3]   F[14]  B[2]   F[15]  F[13]  C[10]       B[1]        B[0]

                     NMI             1   144    143        142         141         140   139   138   137         136    135         134   133   132         131          130          129    128    127    126        125              124          123         122         121    120   119     118    117    116    115   114     113   112     111  110    109         108             A[4]

                     A[6]            2                                                                                                                                                                                                                                                                                                                                    107             VPP_TEST

                     D[1]            3                                                                                                                                                                                                                                                                                                                                    106             F[12]

                     F[4]            4                                                                                                                                                                                                                                                                                                                                    105             D[14]

                     F[5]            5                                                                                                                                                                                                                                                                                                                                    104             G[3]

                     VDD_HV_IO       6                                                                                                                                                                                                                                                                                                                                    103             C[14]

                     VSS_HV_IO       7                                                                                                                                                                                                                                                                                                                                    102             G[2]

                     F[6]            8                                                                                                                                                                                                                                                                                                                                    101             C[13]

                     MDO0            9                                                                                                                                                                                                                                                                                                                                    100             G[4]

                     A[7]            10                                                                                                                                                                                                                                                                                                                                               99  D[12]

                     C[4]            11                                                                                                                                                                                                                                                                                                                                               98  G[6]

                     A[8]            12                                                                                                                                                                                                                                                                                                                                               97  VDD_HV_FLA

                     C[5]            13                                                                                                                                                                                                                                                                                                                                               96  VSS_HV_FLA

                     A[5]            14                                                                                                                                                                                                                                                                                                                                               95  VDD_HV_REG_1

                     C[7]            15                                                                                                                                                                                                                                                                                                                                               94  VSS_LV_COR

                   VDD_HV_REG_0      16                                                                                                                                                                                                                                                                                                                                               93  VDD_LV_COR

                     VSS_LV_COR      17                                                                                                                                                                                                                                                                                                                                               92  A[3]

                   VDD_LV_COR        18                                                                                             LQFP144 package                                                                                                                                                                                                                                   91  VDD_HV_IO

                     F[7]            19                                                                                                                                                                                                                                                                                                                                               90  VSS_HV_IO

                     F[8]            20                                                                                                                                                                                                                                                                                                                                               89  B[4]

                     VDD_HV_IO       21                                                                                                                                                                                                                                                                                                                                               88  TCK

                     VSS_HV_IO       22                                                                                                                                                                                                                                                                                                                                               87  TMS

                     F[9]            23                                                                                                                                                                                                                                                                                                                                               86  B[5]

                     F[10]           24                                                                                                                                                                                                                                                                                                                                               85  G[5]

                     F[11]           25                                                                                                                                                                                                                                                                                                                                               84  A[2]

                     D[9]            26                                                                                                                                                                                                                                                                                                                                               83  G[7]

                   VDD_HV_OSC        27                                                                                                                                                                                                                                                                                                                                               82  C[12]

                   VSS_HV_OSC        28                                                                                                                                                                                                                                                                                                                                               81  G[8]

                     XTAL            29                                                                                                                                                                                                                                                                                                                                               80  C[11]

                     EXTAL           30                                                                                                                                                                                                                                                                                                                                               79  G[9]

                     RESET           31                                                                                                                                                                                                                                                                                                                                               78  D[11]

                     D[8]            32                                                                                                                                                                                                                                                                                                                                               77  G[10]

                     D[5]            33                                                                                                                                                                                                                                                                                                                                               76  D[10]

                     D[6]            34                                                                                                                                                                                                                                                                                                                                               75  G[11]

                   VSS_LV_PLL0_PLL1  35                                                                                                                                                                                                                                                                                                                                               74  A[1]

                   VDD_LV_PLL0_PLL1  36                                                                                                                                                                                                                                                                                                                                               73  A[0]

                                         37     38         39          40          41    42    43    44          45     46          47    48    49          50           51           52     53     54     55         56               57           58          59          60     61    62      63     64     65     66    67      68    69      70   71     72

                                         D[7]   FCCU_F[0]  VDD_LV_COR  VSS_LV_COR  C[1]  E[4]  B[7]  E[5]        C[2]   E[6]        B[8]  E[7]  E[2]        VDD_HV_ADR0  VSS_HV_ADR0   B[9]  B[10]  B[11]      B[12]      VDD_HV_ADR1  VSS_HV_ADR1  VDD_HV_ADV  VSS_HV_ADV  B[13]  E[9]   B[15]  E[10]  B[14]  E[11]  C[0]   E[12]  E[0]   BCTRL  VDD_LV_COR  VSS_LV_COR  VDD_HV_PMU

           Figure  4 shows the SPC56ELx/SPC564Lx in the LFBGA257                                                                                                                                                                                                                                                                    package.

                                                                                                     DocID15457 Rev 12                                                                                                                                                                                                                                                                                  35/165

                                                                                                                                                                                                                                                                                                                                                                                                                164
Package pinouts and signal descriptions                                                                                          SPC56ELx, SPC564Lx

                                            Figure     4. SPC56ELx/SPC564Lx                     LFBGA257 pinout                  (top view)

        1        2         3         4        5        6        7        8        9         10       11        12       13       14       15        16        17

A      VSS_HV_I  VSS_HV_I  VDD_HV_   H[2]     H[0]     G[14]    D[3]     C[15]    VDD_HV_   A[12]    H[10]     H[14]    A[10]    B[2]     C[10]     VSS_HV_I  VSS_HV_I

        O        O         IO                                                     IO                                                                O         O

B      VSS_HV_I  VSS_HV_I  B[6]      A[14]    F[3]     A[9]     D[4]     D[0]     VSS_HV_I  H[12]    E[15]     E[14]    B[3]     F[13]    B[0]      VDD_HV_   VSS_HV_I

        O        O                                                                O                                                                 IO        O

C      VDD_HV_   NC(1)     VSS_HV_I  FCCU_F   D[2]     A[13]    VDD_HV_  VDD_HV_  I[0]      JCOMP    H[11]     I[1]     F[14]    B[1]     VSS_HV_I  A[4]      F[12]

        IO                 O         [1]                        REG_2    REG_2                                                            O

D      F[5]      F[4]      A[15]     C[6]     VSS_LV_  VDD_LV_  F[0]     VDD_HV_  VSS_HV_I  NC       A[11]     E[13]    F[15]    VDD_HV_  VPP       D[14]     G[3]

                                              COR      COR               IO       O                                              IO       _TEST

E      MDO0      F[6]      D[1]      NMI                                                                                         NC       C[14]     G[2]      I[3]

    F  H[1]      G[12]     A[7]      A[8]              VDD_LV_  VDD_LV_  VDD_LV_  VDD_LV_   VDD_LV_  VDD_LV_   VDD_LV_           NC       C[13]     I[2]      G[4]

                                                       COR      COR      COR      COR       COR      COR       COR

G      H[3]      VDD_HV_   C[5]      A[6]              VDD_LV_  VSS_LV_  VSS_LV_  VSS_LV_   VSS_LV_  VSS_LV_   VDD_LV_           D[12]    H[13]     H[9]      G[6]

                 IO                                    COR      COR      COR      COR       COR      COR       COR

H      G[13]     VSS_HV_I  C[4]      A[5]              VDD_LV   VSS_LV   VSS_LV   VSS_LV    VSS_LV   VSS_LV    VDD_LV            VSS_LV   VDD_HV_   VDD_HV_   H[6]

                 O                                                                                                                        REG_1     FLA

    J  F[7]      G[15]     VDD_HV_   VDD_HV_           VDD_LV   VSS_LV   VSS_LV   VSS_LV    VSS_LV   VSS_LV    VDD_LV            VDD_LV   VDD_HV_   VSS_HV_   H[15]

                           REG_0     REG_0                                                                                                REG_1     FLA

K      F[9]      F[8]                C[7]              VDD_LV   VSS_LV   VSS_LV   VSS_LV    VSS_LV   VSS_LV    VDD_LV            NC       H[8]      H[7]      A[3]

    L  F[10]     F[11]     D[9]      NC                VDD_LV   VSS_LV   VSS_LV   VSS_LV    VSS_LV   VSS_LV    VDD_LV            NC       TCK       H[4]      B[4]

M      VDD_HV_   VDD_HV_   D[8]      NC                VDD_LV   VDD_LV   VDD_LV   VDD_LV    VDD_LV   VDD_LV    VDD_LV            C[11]    B[5]      TMS       H[5]

       OSC       IO

N      XTAL      VSS_HV_I  D[5]      VSS_LV_                                                                                     NC       C[12]     A[2]      G[5]

                 O                   PLL

P      VSS_HV_   RESET     D[6]      VDD_LV_  VDD_LV_  VSS_LV_  B[8]     NC       VSS_HV_I  VDD_HV_  B[14]     VDD_LV_  VSS_LV_  VDD_HV_  G[10]     G[8]      G[7]

       OSC                           PLL      COR      COR                        O         IO                 COR      COR      IO

R      EXTAL     FCCU      VSS_HV_I  D[7]     B[7]     E[6]     VDD_HV_  B[10]    VDD_HV_   B[13]    B[15]     C[0]     BCTRL    A[1]     VSS_HV_I  D[11]     G[9]

                 _F[0]     O                                    ADR0              ADR1                                                    O

    T  VSS_HV_I  VDD_HV_   NC        C[1]     E[5]     E[7]     VSS_HV_  B[11]    VSS_HV_   E[9]     E[10]     E[12]    E[0]     A[0]     D[10]     VDD_HV_   VSS_HV_I

        O        IO                                             ADR0              ADR1                                                              IO        O

U      VSS_HV_I  VSS_HV_I  NC        E[4]     C[2]     E[2]     B[9]     B[12]    VDD_HV_   VSS_HV_  E[11]     NC       NC       VDD_HV_  G[11]     VSS_HV_I  VSS_HV_I

        O        O                                                                ADV       ADV                                  PMU                O         O

        1        2         3         4        5        6        7        8        9         10       11        12       13       14       15        16        17

1.     NC = Not connected (the pin is         physically not    connected to      anything on the    device).

                 Table 3, Table 4, and Table 5 provide the pin function summaries for the 100-pin, 144-pin,

                 and 257-pin packages, respectively, listing all the signals multiplexed to each pin.

36/165                                                             DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                    Package pinouts and  signal descriptions

                           Table    3.  LQFP100 pin  function summary

           Pin #     Port/function      Peripheral     Output function      Input function

           1         NMI                               —

                                        SIUL           GPIO[6]              GPIO[6]

           2         A[6]               DSPI_1         SCK                  SCK

                                        SIUL           —                    EIRQ[6]

                                        SIUL           GPIO[49]             GPIO[49]

           3         D[1]               eTimer_1       ETC[2]               ETC[2]

                                        CTU_0          EXT_TGR              —

                                        FlexRay        —                    CA_RX

                                        SIUL           GPIO[7]              GPIO[7]

           4         A[7]               DSPI_1         SOUT                 —

                                        SIUL           —                    EIRQ[7]

                                        SIUL           GPIO[36]             GPIO[36]

                                        DSPI_0         CS0                  CS0

           5         C[4]               FlexPWM_0      X[1]                 X[1]

                                        SSCM           DEBUG[4]             —

                                        SIUL           —                    EIRQ[22]

                                        SIUL           GPIO[8]              GPIO[8]

           6         A[8]               DSPI_1         —                    SIN

                                        SIUL           —                    EIRQ[8]

                                        SIUL           GPIO[37]             GPIO[37]

                                        DSPI_0         SCK                  SCK

           7         C[5]               SSCM           DEBUG[5]             —

                                        FlexPWM_0      —                    FAULT[3]

                                        SIUL           —                    EIRQ[23]

                                        SIUL           GPIO[5]              GPIO[5]

                                        DSPI_1         CS0                  CS0

           8         A[5]               eTimer_1       ETC[5]               ETC[5]

                                        DSPI_0         CS7                  —

                                        SIUL           —                    EIRQ[5]

                                        SIUL           GPIO[39]             GPIO[39]

           9         C[7]               FlexPWM_0      A[1]                 A[1]

                                        SSCM           DEBUG[7]             —

                                        DSPI_0         —                    SIN

           10        VDD_HV_REG_0                      —

           11        VSS_LV_COR                        —

                                    DocID15457 Rev 12                                 37/165

                                                                                                 164
Package  pinouts and  signal descriptions                                      SPC56ELx, SPC564Lx

                      Table 3. LQFP100 pin function           summary (continued)

         Pin #        Port/function        Peripheral         Output function      Input function

         12           VDD_LV_COR                              —

         13           VDD_HV_IO                               —

         14           VSS_HV_IO                               —

                                           SIUL               GPIO[57]             GPIO[57]

         15           D[9]                 FlexPWM_0          X[0]                 X[0]

                                           LINFlexD_1         TXD                  —

         16           VDD_HV_OSC                              —

         17           VSS_HV_OSC                              —

         18           XTAL                                    —

         19           EXTAL                                   —

         20           RESET                                   —

                                           SIUL               GPIO[56]             GPIO[56]

                                           DSPI_1             CS2                  —

         21           D[8]                 eTimer_1           ETC[4]               ETC[4]

                                           DSPI_0             CS5                  —

                                           FlexPWM_0          —                    FAULT[3]

                                           SIUL               GPIO[53]             GPIO[53]

         22           D[5]                 DSPI_0             CS3                  —

                                           FlexPWM_0          —                    FAULT[2]

                                           SIUL               GPIO[54]             GPIO[54]

         23           D[6]                 DSPI_0             CS2                  —

                                           FlexPWM_0          X[3]                 X[3]

                                           FlexPWM_0          —                    FAULT[1]

         24           VSS_LV_PLL0_PLL1                        —

         25           VDD_LV_PLL0_PLL1                        —

                                           SIUL               GPIO[55]             GPIO[55]

         26           D[7]                 DSPI_1             CS3                  —

                                           DSPI_0             CS4                  —

                                           SWG                Analog output        —

         27           FCCU_F[0]            FCCU               F[0]                 F[0]

         28           VDD_LV_COR                              —

         29           VSS_LV_COR                              —

                                           SIUL               —                    GPIO[23]

         30           B[7]                 LINFlexD_0         —                    RXD

                                           ADC_0              —                    AN[0]

38/165                                     DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                    Package pinouts and signal descriptions

                     Table 3.       LQFP100 pin function  summary (continued)

           Pin #     Port/function  Peripheral            Output function      Input function

                                    SIUL                  —                    GPIO[24]

           31        B[8]           eTimer_0              —                    ETC[5]

                                    ADC_0                 —                    AN[1]

           32        E[2]           SIUL                  —                    GPIO[66]

                                    ADC_0                 —                    AN[5]

           33        VDD_HV_ADR0                          —

           34        VSS_HV_ADR0                          —

                                    SIUL                  —                    GPIO[25]

           35        B[9]           ADC_0                 —                    AN[11]

                                    ADC_1

                                    SIUL                  —                    GPIO[26]

           36        B[10]          ADC_0                 —                    AN[12]

                                    ADC_1

                                    SIUL                  —                    GPIO[27]

           37        B[11]          ADC_0                 —                    AN[13]

                                    ADC_1

                                    SIUL                  —                    GPIO[28]

           38        B[12]          ADC_0                 —                    AN[14]

                                    ADC_1

           39        VDD_HV_ADR1                          —

           40        VSS_HV_ADR1                          —

           41        VDD_HV_ADV                           —

           42        VSS_HV_ADV                           —

                                    SIUL                  —                    GPIO[29]

           43        B[13]          LINFlexD_1            —                    RXD

                                    ADC_1                 —                    AN[0]

                                    SIUL                  —                    GPIO[30]

           44        B[14]          eTimer_0              —                    ETC[4]

                                    SIUL                  —                    EIRQ[19]

                                    ADC_1                 —                    AN[1]

           45        C[0]           SIUL                  —                    GPIO[32]

                                    ADC_1                 —                    AN[3]

           46        E[0]           SIUL                  —                    GPIO[64]

                                    ADC_1                 —                    AN[5]

           47        BCTRL                                —

                                    DocID15457 Rev 12                                    39/165

                                                                                                 164
Package  pinouts and  signal descriptions                                      SPC56ELx, SPC564Lx

                      Table 3.       LQFP100 pin function     summary (continued)

         Pin #        Port/function        Peripheral         Output function      Input function

         48           VDD_LV_COR                              —

         49           VSS_LV_COR                              —

         50           VDD_HV_PMU                              —

                                           SIUL               GPIO[0]              GPIO[0]

         51           A[0]                 eTimer_0           ETC[0]               ETC[0]

                                           DSPI_2             SCK                  SCK

                                           SIUL               —                    EIRQ[0]

                                           SIUL               GPIO[1]              GPIO[1]

         52           A[1]                 eTimer_0           ETC[1]               ETC[1]

                                           DSPI_2             SOUT                 —

                                           SIUL               —                    EIRQ[1]

                                           SIUL               GPIO[58]             GPIO[58]

         53           D[10]                FlexPWM_0          A[0]                 A[0]

                                           eTimer_0           —                    ETC[0]

                                           SIUL               GPIO[59]             GPIO[59]

         54           D[11]                FlexPWM_0          B[0]                 B[0]

                                           eTimer_0           —                    ETC[1]

                                           SIUL               GPIO[43]             GPIO[43]

         55           C[11]                eTimer_0           ETC[4]               ETC[4]

                                           DSPI_2             CS2                  —

                                           SIUL               GPIO[44]             GPIO[44]

         56           C[12]                eTimer_0           ETC[5]               ETC[5]

                                           DSPI_2             CS3                  —

                                           SIUL               GPIO[2]              GPIO[2]

                                           eTimer_0           ETC[2]               ETC[2]

         57           A[2]                 FlexPWM_0          A[3]                 A[3]

                                           DSPI_2             —                    SIN

                                           MC_RGM             —                    ABS[0]

                                           SIUL               —                    EIRQ[2]

         58           B[5]                 SIUL               GPIO[21]             GPIO[21]

                                           JTAGC              —                    TDI

         59           TMS                                     —

         60           TCK                                     —

         61           B[4]                 SIUL               GPIO[20]             GPIO[20]

                                           JTAGC              TDO                  —

40/165                                     DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                    Package pinouts and signal descriptions

                     Table 3.       LQFP100 pin function  summary (continued)

           Pin #     Port/function  Peripheral            Output function      Input function

           62        VSS_HV_IO                            —

           63        VDD_HV_IO                            —

                                    SIUL                  GPIO[3]              GPIO[3]

                                    eTimer_0              ETC[3]               ETC[3]

           64        A[3]           DSPI_2                CS0                  CS0

                                    FlexPWM_0             B[3]                 B[3]

                                    MC_RGM                —                    ABS[2]

                                    SIUL                  —                    EIRQ[3]

           65        VDD_LV_COR                           —

           66        VSS_LV_COR                           —

           67        VDD_HV_REG_1                         —

           68        VSS_HV_FLA                           —

           69        VDD_HV_FLA                           —

                                    SIUL                  GPIO[60]             GPIO[60]

           70        D[12]          FlexPWM_0             X[1]                 X[1]

                                    LINFlexD_1            —                    RXD

                                    SIUL                  GPIO[45]             GPIO[45]

           71        C[13]          eTimer_1              ETC[1]               ETC[1]

                                    CTU_0                 —                    EXT_IN

                                    FlexPWM_0             —                    EXT_SYNC

                                    SIUL                  GPIO[46]             GPIO[46]

           72        C[14]          eTimer_1              ETC[2]               ETC[2]

                                    CTU_0                 EXT_TGR              —

                                    SIUL                  GPIO[62]             GPIO[62]

           73        D[14]          FlexPWM_0             B[1]                 B[1]

                                    eTimer_0              —                    ETC[3]

           74        VPP_TEST(1)                          —

                                    SIUL                  GPIO[4]              GPIO[4]

                                    eTimer_1              ETC[0]               ETC[0]

           75        A[4]           DSPI_2                CS1                  —

                                    eTimer_0              ETC[4]               ETC[4]

                                    MC_RGM                —                    FAB

                                    SIUL                  —                    EIRQ[4]

                                    DocID15457 Rev 12                                    41/165

                                                                                                 164
Package  pinouts and  signal descriptions                                      SPC56ELx, SPC564Lx

                      Table 3.       LQFP100 pin function     summary (continued)

         Pin #        Port/function        Peripheral         Output function      Input function

                                           SIUL               GPIO[16]             GPIO[16]

                                           FlexCAN_0          TXD                  —

         76           B[0]                 eTimer_1           ETC[2]               ETC[2]

                                           SSCM               DEBUG[0]             —

                                           SIUL               —                    EIRQ[15]

                                           SIUL               GPIO[17]             GPIO[17]

                                           eTimer_1           ETC[3]               ETC[3]

         77           B[1]                 SSCM               DEBUG[1]             —

                                           FlexCAN_0          —                    RXD

                                           FlexCAN_1          —                    RXD

                                           SIUL               —                    EIRQ[16]

                                           SIUL               GPIO[42]             GPIO[42]

         78           C[10]                DSPI_2             CS2                  —

                                           FlexPWM_0          A[3]                 A[3]

                                           FlexPWM_0          —                    FAULT[1]

                                           SIUL               GPIO[18]             GPIO[18]

         79           B[2]                 LINFlexD_0         TXD                  —

                                           SSCM               DEBUG[2]             DEBUG[2]

                                           SIUL               —                    EIRQ[17]

                                           SIUL               GPIO[19]             GPIO[19]

         80           B[3]                 SSCM               DEBUG[3]             DEBUG[3]

                                           LINFlexD_0         —                    RXD

                                           SIUL               GPIO[10]             GPIO[10]

                                           DSPI_2             CS0                  CS0

         81           A[10]                FlexPWM_0          B[0]                 B[0]

                                           FlexPWM_0          X[2]                 X[2]

                                           SIUL               —                    EIRQ[9]

                                           SIUL               GPIO[11]             GPIO[11]

                                           DSPI_2             SCK                  SCK

         82           A[11]                FlexPWM_0          A[0]                 A[0]

                                           FlexPWM_0          A[2]                 A[2]

                                           SIUL               —                    EIRQ[10]

42/165                                     DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                    Package pinouts and signal descriptions

                     Table 3.       LQFP100 pin function  summary (continued)

           Pin #     Port/function  Peripheral            Output function      Input function

                                    SIUL                  GPIO[12]             GPIO[12]

                                    DSPI_2                SOUT                 —

           83        A[12]          FlexPWM_0             A[2]                 A[2]

                                    FlexPWM_0             B[2]                 B[2]

                                    SIUL                  —                    EIRQ[11]

           84        JCOMP          —                     —                    JCOMP

                                    SIUL                  GPIO[47]             GPIO[47]

                                    FlexRay               CA_TR_EN             —

           85        C[15]          eTimer_1              ETC[0]               ETC[0]

                                    FlexPWM_0             A[1]                 A[1]

                                    CTU_0                 —                    EXT_IN

                                    FlexPWM_0             —                    EXT_SYNC

                                    SIUL                  GPIO[48]             GPIO[48]

           86        D[0]           FlexRay               CA_TX                —

                                    eTimer_1              ETC[1]               ETC[1]

                                    FlexPWM_0             B[1]                 B[1]

           87        VDD_HV_IO                            —

           88        VSS_HV_IO                            —

                                    SIUL                  GPIO[51]             GPIO[51]

           89        D[3]           FlexRay               CB_TX                —

                                    eTimer_1              ETC[4]               ETC[4]

                                    FlexPWM_0             A[3]                 A[3]

                                    SIUL                  GPIO[52]             GPIO[52]

           90        D[4]           FlexRay               CB_TR_EN             —

                                    eTimer_1              ETC[5]               ETC[5]

                                    FlexPWM_0             B[3]                 B[3]

           91        VDD_HV_REG_2                         —

           92        VDD_LV_COR                           —

           93        VSS_LV_COR                           —

                                    SIUL                  GPIO[9]              GPIO[9]

           94        A[9]           DSPI_2                CS1                  —

                                    FlexPWM_0             B[3]                 B[3]

                                    FlexPWM_0             —                    FAULT[0]

                                    DocID15457 Rev 12                                    43/165

                                                                                                 164
Package  pinouts and signal descriptions                                                   SPC56ELx, SPC564Lx

                       Table 3. LQFP100 pin function summary (continued)

             Pin #     Port/function      Peripheral         Output function               Input function

                                          SIUL               GPIO[13]                      GPIO[13]

                                          FlexPWM_0                                  B[2]  B[2]

             95        A[13]              DSPI_2                                     —     SIN

                                          FlexPWM_0                                  —     FAULT[0]

                                          SIUL                                       —     EIRQ[12]

                                          SIUL               GPIO[22]                      GPIO[22]

             96        B[6]               MC_CGM             clk_out                       —

                                          DSPI_2                                     CS2   —

                                          SIUL                                       —     EIRQ[18]

             97        FCCU_F[1]          FCCU                                       F[1]  F[1]

                                          SIUL               GPIO[38]                      GPIO[38]

                                          DSPI_0             SOUT                          —

             98        C[6]               FlexPWM_0                                  B[1]  B[1]

                                          SSCM               DEBUG[6]                      —

                                          SIUL                                       —     EIRQ[24]

                                          SIUL               GPIO[14]                      GPIO[14]

             99        A[14]              FlexCAN_1                                  TXD   —

                                          eTimer_1           ETC[4]                        ETC[4]

                                          SIUL                                       —     EIRQ[13]

                                          SIUL               GPIO[15]                      GPIO[15]

                                          eTimer_1           ETC[5]                        ETC[5]

             100       A[15]              FlexCAN_1                                  —     RXD

                                          FlexCAN_0                                  —     RXD

                                          SIUL                                       —     EIRQ[14]

         1.  VPP_TEST  should always be tied to ground (VSS) for normal operations.

                              Table 4. LQFP144 pin function summary

             Pin #     Port/function      Peripheral         Output function               Input function

             1         NMI                                                           —

                                          SIUL               GPIO[6]                       GPIO[6]

             2         A[6]               DSPI_1                                     SCK   SCK

                                          SIUL                                       —     EIRQ[6]

44/165                                    DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                    Package pinouts and signal descriptions

                     Table 4.       LQFP144 pin function  summary (continued)

           Pin #     Port/function  Peripheral            Output function      Input function

                                    SIUL                  GPIO[49]             GPIO[49]

           3         D[1]           eTimer_1              ETC[2]               ETC[2]

                                    CTU_0                 EXT_TGR              —

                                    FlexRay               —                    CA_RX

           4         F[4]           SIUL                  GPIO[84]             GPIO[84]

                                    NPC                   MDO[3]               —

           5         F[5]           SIUL                  GPIO[85]             GPIO[85]

                                    NPC                   MDO[2]               —

           6         VDD_HV_IO                            —

           7         VSS_HV_IO                            —

           8         F[6]           SIUL                  GPIO[86]             GPIO[86]

                                    NPC                   MDO[1]               —

           9         MDO0                                 —

                                    SIUL                  GPIO[7]              GPIO[7]

           10        A[7]           DSPI_1                SOUT                 —

                                    SIUL                  —                    EIRQ[7]

                                    SIUL                  GPIO[36]             GPIO[36]

                                    DSPI_0                CS0                  CS0

           11        C[4]           FlexPWM_0             X[1]                 X[1]

                                    SSCM                  DEBUG[4]             —

                                    SIUL                  —                    EIRQ[22]

                                    SIUL                  GPIO[8]              GPIO[8]

           12        A[8]           DSPI_1                —                    SIN

                                    SIUL                  —                    EIRQ[8]

                                    SIUL                  GPIO[37]             GPIO[37]

                                    DSPI_0                SCK                  SCK

           13        C[5]           SSCM                  DEBUG[5]             —

                                    FlexPWM_0             —                    FAULT[3]

                                    SIUL                  —                    EIRQ[23]

                                    SIUL                  GPIO[5]              GPIO[5]

                                    DSPI_1                CS0                  CS0

           14        A[5]           eTimer_1              ETC[5]               ETC[5]

                                    DSPI_0                CS7                  —

                                    SIUL                  —                    EIRQ[5]

                                    DocID15457 Rev 12                                    45/165

                                                                                                 164
Package  pinouts and  signal descriptions                                      SPC56ELx, SPC564Lx

                      Table 4.       LQFP144 pin function     summary (continued)

         Pin #        Port/function        Peripheral         Output function      Input function

                                           SIUL               GPIO[39]             GPIO[39]

         15           C[7]                 FlexPWM_0          A[1]                 A[1]

                                           SSCM               DEBUG[7]             —

                                           DSPI_0             —                    SIN

         16           VDD_HV_REG_0                            —

         17           VSS_LV_COR                              —

         18           VDD_LV_COR                              —

         19           F[7]                 SIUL               GPIO[87]             GPIO[87]

                                           NPC                MCKO                 —

         20           F[8]                 SIUL               GPIO[88]             GPIO[88]

                                           NPC                MSEO[1]              —

         21           VDD_HV_IO                               —

         22           VSS_HV_IO                               —

         23           F[9]                 SIUL               GPIO[89]             GPIO[89]

                                           NPC                MSEO[0]              —

         24           F[10]                SIUL               GPIO[90]             GPIO[90]

                                           NPC                EVTO                 —

         25           F[11]                SIUL               GPIO[91]             GPIO[91]

                                           NPC                —                    EVTI

                                           SIUL               GPIO[57]             GPIO[57]

         26           D[9]                 FlexPWM_0          X[0]                 X[0]

                                           LINFlexD_1         TXD                  —

         27           VDD_HV_OSC                              —

         28           VSS_HV_OSC                              —

         29           XTAL                                    —

         30           EXTAL                                   —

         31           RESET                                   —

                                           SIUL               GPIO[56]             GPIO[56]

                                           DSPI_1             CS2                  —

         32           D[8]                 eTimer_1           ETC[4]               ETC[4]

                                           DSPI_0             CS5                  —

                                           FlexPWM_0          —                    FAULT[3]

                                           SIUL               GPIO[53]             GPIO[53]

         33           D[5]                 DSPI_0             CS3                  —

                                           FlexPWM_0          —                    FAULT[2]

46/165                                     DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                       Package pinouts and signal descriptions

                     Table 4. LQFP144 pin function        summary (continued)

           Pin #     Port/function     Peripheral         Output function      Input function

                                       SIUL               GPIO[54]             GPIO[54]

           34        D[6]              DSPI_0             CS2                  —

                                       FlexPWM_0          X[3]                 X[3]

                                       FlexPWM_0          —                    FAULT[1]

           35        VSS_LV_PLL0_PLL1                     —

           36        VDD_LV_PLL0_PLL1                     —

                                       SIUL               GPIO[55]             GPIO[55]

           37        D[7]              DSPI_1             CS3                  —

                                       DSPI_0             CS4                  —

                                       SWG                analog output        —

           38        FCCU_F[0]         FCCU               F[0]                 F[0]

           39        VDD_LV_COR                           —

           40        VSS_LV_COR                           —

           41        C[1]              SIUL               —                    GPIO[33]

                                       ADC_0              —                    AN[2]

           42        E[4]              SIUL               —                    GPIO[68]

                                       ADC_0              —                    AN[7]

                                       SIUL               —                    GPIO[23]

           43        B[7]              LINFlexD_0         —                    RXD

                                       ADC_0              —                    AN[0]

           44        E[5]              SIUL               —                    GPIO[69]

                                       ADC_0              —                    AN[8]

           45        C[2]              SIUL               —                    GPIO[34]

                                       ADC_0              —                    AN[3]

           46        E[6]              SIUL               —                    GPIO[70]

                                       ADC_0              —                    AN[4]

                                       SIUL               —                    GPIO[24]

           47        B[8]              eTimer_0           —                    ETC[5]

                                       ADC_0              —                    AN[1]

           48        E[7]              SIUL               —                    GPIO[71]

                                       ADC_0              —                    AN[6]

           49        E[2]              SIUL               —                    GPIO[66]

                                       ADC_0              —                    AN[5]

           50        VDD_HV_ADR0                          —

           51        VSS_HV_ADR0                          —

                                       DocID15457 Rev 12                                 47/165

                                                                                                   164
Package  pinouts and  signal descriptions                                      SPC56ELx, SPC564Lx

                      Table 4.       LQFP144 pin function     summary (continued)

         Pin #        Port/function        Peripheral         Output function      Input function

                                           SIUL               —                    GPIO[25]

         52           B[9]                 ADC_0              —                    AN[11]

                                           ADC_1

                                           SIUL               —                    GPIO[26]

         53           B[10]                ADC_0              —                    AN[12]

                                           ADC_1

                                           SIUL               —                    GPIO[27]

         54           B[11]                ADC_0              —                    AN[13]

                                           ADC_1

                                           SIUL               —                    GPIO[28]

         55           B[12]                ADC_0              —                    AN[14]

                                           ADC_1

         56           VDD_HV_ADR1                             —

         57           VSS_HV_ADR1                             —

         58           VDD_HV_ADV                              —

         59           VSS_HV_ADV                              —

                                           SIUL               —                    GPIO[29]

         60           B[13]                LINFlexD_1         —                    RXD

                                           ADC_1              —                    AN[0]

         61           E[9]                 SIUL               —                    GPIO[73]

                                           ADC_1              —                    AN[7]

                                           SIUL               —                    GPIO[31]

         62           B[15]                SIUL               —                    EIRQ[20]

                                           ADC_1              —                    AN[2]

         63           E[10]                SIUL               —                    GPIO[74]

                                           ADC_1              —                    AN[8]

                                           SIUL               —                    GPIO[30]

         64           B[14]                eTimer_0           —                    ETC[4]

                                           SIUL               —                    EIRQ[19]

                                           ADC_1              —                    AN[1]

         65           E[11]                SIUL               —                    GPIO[75]

                                           ADC_1              —                    AN[4]

         66           C[0]                 SIUL               —                    GPIO[32]

                                           ADC_1              —                    AN[3]

         67           E[12]                SIUL               —                    GPIO[76]

                                           ADC_1              —                    AN[6]

48/165                                     DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                    Package pinouts and signal descriptions

                     Table 4.       LQFP144 pin function  summary (continued)

           Pin #     Port/function  Peripheral            Output function      Input function

           68        E[0]           SIUL                  —                    GPIO[64]

                                    ADC_1                 —                    AN[5]

           69        BCTRL                                —

           70        VDD_LV_COR                           —

           71        VSS_LV_COR                           —

           72        VDD_HV_PMU                           —

                                    SIUL                  GPIO[0]              GPIO[0]

           73        A[0]           eTimer_0              ETC[0]               ETC[0]

                                    DSPI_2                SCK                  SCK

                                    SIUL                  —                    EIRQ[0]

                                    SIUL                  GPIO[1]              GPIO[1]

           74        A[1]           eTimer_0              ETC[1]               ETC[1]

                                    DSPI_2                SOUT                 —

                                    SIUL                  —                    EIRQ[1]

                                    SIUL                  GPIO[107]            GPIO[107]

           75        G[11]          FlexRay               DBG3                 —

                                    FlexPWM_0             —                    FAULT[3]

                                    SIUL                  GPIO[58]             GPIO[58]

           76        D[10]          FlexPWM_0             A[0]                 A[0]

                                    eTimer_0              —                    ETC[0]

                                    SIUL                  GPIO[106]            GPIO[106]

           77        G[10]          FlexRay               DBG2                 —

                                    DSPI_2                CS3                  —

                                    FlexPWM_0             —                    FAULT[2]

                                    SIUL                  GPIO[59]             GPIO[59]

           78        D[11]          FlexPWM_0             B[0]                 B[0]

                                    eTimer_0              —                    ETC[1]

                                    SIUL                  GPIO[105]            GPIO[105]

                                    FlexRay               DBG1                 —

           79        G[9]           DSPI_1                CS1                  —

                                    FlexPWM_0             —                    FAULT[1]

                                    SIUL                  —                    EIRQ[29]

                                    SIUL                  GPIO[43]             GPIO[43]

           80        C[11]          eTimer_0              ETC[4]               ETC[4]

                                    DSPI_2                CS2                  —

                                    DocID15457 Rev 12                                    49/165

                                                                                                 164
Package  pinouts and  signal descriptions                                      SPC56ELx, SPC564Lx

                      Table 4.       LQFP144 pin function     summary (continued)

         Pin #        Port/function        Peripheral         Output function      Input function

                                           SIUL               GPIO[104]            GPIO[104]

                                           FlexRay            DBG0                 —

         81           G[8]                 DSPI_0             CS1                  —

                                           FlexPWM_0          —                    FAULT[0]

                                           SIUL               —                    EIRQ[21]

                                           SIUL               GPIO[44]             GPIO[44]

         82           C[12]                eTimer_0           ETC[5]               ETC[5]

                                           DSPI_2             CS3                  —

         83           G[7]                 SIUL               GPIO[103]            GPIO[103]

                                           FlexPWM_0          B[3]                 B[3]

                                           SIUL               GPIO[2]              GPIO[2]

                                           eTimer_0           ETC[2]               ETC[2]

         84           A[2]                 FlexPWM_0          A[3]                 A[3]

                                           DSPI_2             —                    SIN

                                           MC_RGM             —                    ABS[0]

                                           SIUL               —                    EIRQ[2]

                                           SIUL               GPIO[101]            GPIO[101]

         85           G[5]                 FlexPWM_0          X[3]                 X[3]

                                           DSPI_2             CS3                  —

         86           B[5]                 SIUL               GPIO[21]             GPIO[21]

                                           JTAGC              —                    TDI

         87           TMS                                     —

         88           TCK                                     —

         89           B[4]                 SIUL               GPIO[20]             GPIO[20]

                                           JTAGC              TDO                  —

         90           VSS_HV_IO                               —

         91           VDD_HV_IO                               —

                                           SIUL               GPIO[3]              GPIO[3]

                                           eTimer_0           ETC[3]               ETC[3]

         92           A[3]                 DSPI_2             CS0                  CS0

                                           FlexPWM_0          B[3]                 B[3]

                                           MC_RGM             —                    ABS[2]

                                           SIUL               —                    EIRQ[3]

         93           VDD_LV_COR                              —

         94           VSS_LV_COR                              —

50/165                                     DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                    Package pinouts and signal descriptions

                     Table 4.       LQFP144 pin function  summary (continued)

           Pin #     Port/function  Peripheral            Output function      Input function

           95        VDD_HV_REG_1                         —

           96        VSS_HV_FLA                           —

           97        VDD_HV_FLA                           —

           98        G[6]           SIUL                  GPIO[102]            GPIO[102]

                                    FlexPWM_0             A[3]                 A[3]

                                    SIUL                  GPIO[60]             GPIO[60]

           99        D[12]          FlexPWM_0             X[1]                 X[1]

                                    LINFlexD_1            —                    RXD

                                    SIUL                  GPIO[100]            GPIO[100]

           100       G[4]           FlexPWM_0             B[2]                 B[2]

                                    eTimer_0              —                    ETC[5]

                                    SIUL                  GPIO[45]             GPIO[45]

           101       C[13]          eTimer_1              ETC[1]               ETC[1]

                                    CTU_0                 —                    EXT_IN

                                    FlexPWM_0             —                    EXT_SYNC

                                    SIUL                  GPIO[98]             GPIO[98]

           102       G[2]           FlexPWM_0             X[2]                 X[2]

                                    DSPI_1                CS1                  —

                                    SIUL                  GPIO[46]             GPIO[46]

           103       C[14]          eTimer_1              ETC[2]               ETC[2]

                                    CTU_0                 EXT_TGR              —

                                    SIUL                  GPIO[99]             GPIO[99]

           104       G[3]           FlexPWM_0             A[2]                 A[2]

                                    eTimer_0              —                    ETC[4]

                                    SIUL                  GPIO[62]             GPIO[62]

           105       D[14]          FlexPWM_0             B[1]                 B[1]

                                    eTimer_0              —                    ETC[3]

                                    SIUL                  GPIO[92]             GPIO[92]

           106       F[12]          eTimer_1              ETC[3]               ETC[3]

                                    SIUL                  —                    EIRQ[30]

           107       VPP_TEST(1)                          —

                                    DocID15457 Rev 12                                    51/165

                                                                                                 164
Package  pinouts and  signal descriptions                                      SPC56ELx, SPC564Lx

                      Table 4.       LQFP144 pin function     summary (continued)

         Pin #        Port/function        Peripheral         Output function      Input function

                                           SIUL               GPIO[4]              GPIO[4]

                                           eTimer_1           ETC[0]               ETC[0]

         108          A[4]                 DSPI_2             CS1                  —

                                           eTimer_0           ETC[4]               ETC[4]

                                           MC_RGM             —                    FAB

                                           SIUL               —                    EIRQ[4]

                                           SIUL               GPIO[16]             GPIO[16]

                                           FlexCAN_0          TXD                  —

         109          B[0]                 eTimer_1           ETC[2]               ETC[2]

                                           SSCM               DEBUG[0]             —

                                           SIUL               —                    EIRQ[15]

                                           SIUL               GPIO[17]             GPIO[17]

                                           eTimer_1           ETC[3]               ETC[3]

         110          B[1]                 SSCM               DEBUG[1]             —

                                           FlexCAN_0          —                    RXD

                                           FlexCAN_1          —                    RXD

                                           SIUL               —                    EIRQ[16]

                                           SIUL               GPIO[42]             GPIO[42]

         111          C[10]                DSPI_2             CS2                  —

                                           FlexPWM_0          A[3]                 A[3]

                                           FlexPWM_0          —                    FAULT[1]

                                           SIUL               GPIO[93]             GPIO[93]

         112          F[13]                eTimer_1           ETC[4]               ETC[4]

                                           SIUL               —                    EIRQ[31]

         113          F[15]                SIUL               GPIO[95]             GPIO[95]

                                           LINFlexD_1         —                    RXD

                                           SIUL               GPIO[18]             GPIO[18]

         114          B[2]                 LINFlexD_0         TXD                  —

                                           SSCM               DEBUG[2]             —

                                           SIUL               —                    EIRQ[17]

         115          F[14]                SIUL               GPIO[94]             GPIO[94]

                                           LINFlexD_1         TXD                  —

                                           SIUL               GPIO[19]             GPIO[19]

         116          B[3]                 SSCM               DEBUG[3]             —

                                           LINFlexD_0         —                    RXD

52/165                                     DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                    Package pinouts and signal descriptions

                     Table 4.       LQFP144 pin function  summary (continued)

           Pin #     Port/function  Peripheral            Output function      Input function

                                    SIUL                  GPIO[77]             GPIO[77]

           117       E[13]          eTimer_0              ETC[5]               ETC[5]

                                    DSPI_2                CS3                  —

                                    SIUL                  —                    EIRQ[25]

                                    SIUL                  GPIO[10]             GPIO[10]

                                    DSPI_2                CS0                  CS0

           118       A[10]          FlexPWM_0             B[0]                 B[0]

                                    FlexPWM_0             X[2]                 X[2]

                                    SIUL                  —                    EIRQ[9]

                                    SIUL                  GPIO[78]             GPIO[78]

           119       E[14]          eTimer_1              ETC[5]               ETC[5]

                                    SIUL                  —                    EIRQ[26]

                                    SIUL                  GPIO[11]             GPIO[11]

                                    DSPI_2                SCK                  SCK

           120       A[11]          FlexPWM_0             A[0]                 A[0]

                                    FlexPWM_0             A[2]                 A[2]

                                    SIUL                  —                    EIRQ[10]

                                    SIUL                  GPIO[79]             GPIO[79]

           121       E[15]          DSPI_0                CS1                  —

                                    SIUL                  —                    EIRQ[27]

                                    SIUL                  GPIO[12]             GPIO[12]

                                    DSPI_2                SOUT                 —

           122       A[12]          FlexPWM_0             A[2]                 A[2]

                                    FlexPWM_0             B[2]                 B[2]

                                    SIUL                  —                    EIRQ[11]

           123       JCOMP          —                     —                    JCOMP

                                    SIUL                  GPIO[47]             GPIO[47]

                                    FlexRay               CA_TR_EN             —

           124       C[15]          eTimer_1              ETC[0]               ETC[0]

                                    FlexPWM_0             A[1]                 A[1]

                                    CTU_0                 —                    EXT_IN

                                    FlexPWM_0             —                    EXT_SYNC

                                    DocID15457 Rev 12                                    53/165

                                                                                                 164
Package  pinouts and  signal descriptions                                      SPC56ELx, SPC564Lx

                      Table 4.       LQFP144 pin function     summary (continued)

         Pin #        Port/function        Peripheral         Output function      Input function

                                           SIUL               GPIO[48]             GPIO[48]

         125          D[0]                 FlexRay            CA_TX                —

                                           eTimer_1           ETC[1]               ETC[1]

                                           FlexPWM_0          B[1]                 B[1]

         126          VDD_HV_IO                               —

         127          VSS_HV_IO                               —

                                           SIUL               GPIO[51]             GPIO[51]

         128          D[3]                 FlexRay            CB_TX                —

                                           eTimer_1           ETC[4]               ETC[4]

                                           FlexPWM_0          A[3]                 A[3]

                                           SIUL               GPIO[52]             GPIO[52]

         129          D[4]                 FlexRay            CB_TR_EN             —

                                           eTimer_1           ETC[5]               ETC[5]

                                           FlexPWM_0          B[3]                 B[3]

         130          VDD_HV_REG_2                            —

         131          VDD_LV_COR                              —

         132          VSS_LV_COR                              —

                                           SIUL               GPIO[80]             GPIO[80]

         133          F[0]                 FlexPWM_0          A[1]                 A[1]

                                           eTimer_0           —                    ETC[2]

                                           SIUL               —                    EIRQ[28]

                                           SIUL               GPIO[9]              GPIO[9]

         134          A[9]                 DSPI_2             CS1                  —

                                           FlexPWM_0          B[3]                 B[3]

                                           FlexPWM_0          —                    FAULT[0]

         135          VDD_LV_COR                              —

                                           SIUL               GPIO[13]             GPIO[13]

                                           FlexPWM_0          B[2]                 B[2]

         136          A[13]                DSPI_2             —                    SIN

                                           FlexPWM_0          —                    FAULT[0]

                                           SIUL               —                    EIRQ[12]

         137          VSS_LV_COR                              —

54/165                                     DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                         Package pinouts and signal descriptions

                         Table 4. LQFP144 pin function summary (continued)

               Pin #     Port/function       Peripheral     Output function                  Input function

                                             SIUL           GPIO[22]                         GPIO[22]

               138       B[6]                MC_CGM         clk_out                          —

                                             DSPI_2                                    CS2   —

                                             SIUL                                      —     EIRQ[18]

               139       F[3]                SIUL           GPIO[83]                         GPIO[83]

                                             DSPI_0                                    CS6   —

                                             SIUL           GPIO[50]                         GPIO[50]

               140       D[2]                eTimer_1       ETC[3]                           ETC[3]

                                             FlexPWM_0                                 X[3]  X[3]

                                             FlexRay                                   —     CB_RX

               141       FCCU_F[1]           FCCU                                      F[1]  F[1]

                                             SIUL           GPIO[38]                         GPIO[38]

                                             DSPI_0         SOUT                             —

               142       C[6]                FlexPWM_0                                 B[1]  B[1]

                                             SSCM           DEBUG[6]                         —

                                             SIUL                                      —     EIRQ[24]

                                             SIUL           GPIO[14]                         GPIO[14]

               143       A[14]               FlexCAN_1                                 TXD   —

                                             eTimer_1       ETC[4]                           ETC[4]

                                             SIUL                                      —     EIRQ[13]

                                             SIUL           GPIO[15]                         GPIO[15]

                                             eTimer_1       ETC[5]                           ETC[5]

               144       A[15]               FlexCAN_1                                 —     RXD

                                             FlexCAN_0                                 —     RXD

                                             SIUL                                      —     EIRQ[14]

           1.  VPP_TEST  should always be tied to ground (VSS) for normal operations.

                                Table    5.  LFBGA257 pin   function summary

               Pin #     Port/function       Peripheral     Output function                  Input function

               A1        VSS_HV_IO_RING                                                —

               A2        VSS_HV_IO_RING                                                —

               A3        VDD_HV_IO_RING                                                —

               A4        H[2]                SIUL           GPIO[114]                        GPIO[114]

                                             NPC            MDO[5]                           —

                                         DocID15457 Rev 12                                             55/165

                                                                                                               164
Package  pinouts and  signal descriptions                                      SPC56ELx, SPC564Lx

                      Table 5. LFBGA257 pin function          summary (continued)

         Pin #        Port/function        Peripheral         Output function      Input function

         A5           H[0]                 SIUL               GPIO[112]            GPIO[112]

                                           NPC                MDO[7]               —

         A6           G[14]                SIUL               GPIO[110]            GPIO[110]

                                           NPC                MDO[9]               —

                                           SIUL               GPIO[51]             GPIO[51]

         A7           D[3]                 FlexRay            CB_TX                —

                                           eTimer_1           ETC[4]               ETC[4]

                                           FlexPWM_0          A[3]                 A[3]

                                           SIUL               GPIO[47]             GPIO[47]

                                           FlexRay            CA_TR_EN             —

         A8           C[15]                eTimer_1           ETC[0]               ETC[0]

                                           FlexPWM_0          A[1]                 A[1]

                                           CTU_0              —                    EXT_IN

                                           FlexPWM_0          —                    EXT_SYNC

         A9           VDD_HV_IO_RING                          —

                                           SIUL               GPIO[12]             GPIO[12]

                                           DSPI_2             SOUT                 —

         A10          A[12]                FlexPWM_0          A[2]                 A[2]

                                           FlexPWM_0          B[2]                 B[2]

                                           SIUL               —                    EIRQ[11]

                                           SIUL               GPIO[122]            GPIO[122]

         A11          H[10]                FlexPWM_1          X[2]                 X[2]

                                           eTimer_2           ETC[2]               ETC[2]

                                           SIUL               GPIO[126]            GPIO[126]

         A12          H[14]                FlexPWM_1          A[3]                 A[3]

                                           eTimer_2           ETC[4]               ETC[4]

                                           SIUL               GPIO[10]             GPIO[10]

                                           DSPI_2             CS0                  CS0

         A13          A[10]                FlexPWM_0          B[0]                 B[0]

                                           FlexPWM_0          X[2]                 X[2]

                                           SIUL               —                    EIRQ[9]

                                           SIUL               GPIO[18]             GPIO[18]

         A14          B[2]                 LINFlexD_0         TXD                  —

                                           SSCM               DEBUG[2]             —

                                           SIUL               —                    EIRQ[17]

56/165                                     DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                     Package pinouts and signal descriptions

                     Table 5. LFBGA257 pin function     summary (continued)

           Pin #     Port/function   Peripheral         Output function      Input function

                                     SIUL               GPIO[42]             GPIO[42]

           A15       C[10]           DSPI_2             CS2                  —

                                     FlexPWM_0          A[3]                 A[3]

                                     FlexPWM_0          —                    FAULT[1]

           A16       VSS_HV_IO_RING                     —

           A17       VSS_HV_IO_RING                     —

           B1        VSS_HV_IO_RING                     —

           B2        VSS_HV_IO_RING                     —

                                     SIUL               GPIO[22]             GPIO[22]

           B3        B[6]            MC_CGM             clk_out              —

                                     DSPI_2             CS2                  —

                                     SIUL               —                    EIRQ[18]

                                     SIUL               GPIO[14]             GPIO[14]

           B4        A[14]           FlexCAN_1          TXD                  —

                                     eTimer_1           ETC[4]               ETC[4]

                                     SIUL               —                    EIRQ[13]

           B5        F[3]            SIUL               GPIO[83]             GPIO[83]

                                     DSPI_0             CS6                  —

                                     SIUL               GPIO[9]              GPIO[9]

           B6        A[9]            DSPI_2             CS1                  —

                                     FlexPWM_0          B[3]                 B[3]

                                     FlexPWM_0          —                    FAULT[0]

                                     SIUL               GPIO[52]             GPIO[52]

           B7        D[4]            FlexRay            CB_TR_EN             —

                                     eTimer_1           ETC[5]               ETC[5]

                                     FlexPWM_0          B[3]                 B[3]

                                     SIUL               GPIO[48]             GPIO[48]

           B8        D[0]            FlexRay            CA_TX                —

                                     eTimer_1           ETC[1]               ETC[1]

                                     FlexPWM_0          B[1]                 B[1]

           B9        VSS_HV_IO_RING                     —

           B10       H[12]           SIUL               GPIO[124]            GPIO[124]

                                     FlexPWM_1          B[2]                 B[2]

                                     DocID15457 Rev 12                                 57/165

                                                                                                 164
Package  pinouts and  signal descriptions                                      SPC56ELx, SPC564Lx

                      Table 5. LFBGA257 pin function          summary (continued)

         Pin #        Port/function        Peripheral         Output function      Input function

                                           SIUL               GPIO[79]             GPIO[79]

         B11          E[15]                DSPI_0             CS1                  —

                                           SIUL               —                    EIRQ[27]

                                           SIUL               GPIO[78]             GPIO[78]

         B12          E[14]                eTimer_1           ETC[5]               ETC[5]

                                           SIUL               —                    EIRQ[26]

                                           SIUL               GPIO[19]             GPIO[19]

         B13          B[3]                 SSCM               DEBUG[3]             —

                                           LINFlexD_0         —                    RXD

                                           SIUL               GPIO[93]             GPIO[93]

         B14          F[13]                eTimer_1           ETC[4]               ETC[4]

                                           SIUL               —                    EIRQ[31]

                                           SIUL               GPIO[16]             GPIO[16]

                                           FlexCAN_0          TXD                  —

         B15          B[0]                 eTimer_1           ETC[2]               ETC[2]

                                           SSCM               DEBUG[0]             —

                                           SIUL               —                    EIRQ[15]

         B16          VDD_HV_IO_RING                          —

         B17          VSS_HV_IO_RING                          —

         C1           VDD_HV_IO_RING                          —

         C2           Not connected                           —

         C3           VSS_HV_IO_RING                          —

         C4           FCCU_F[1]            FCCU               F[1]                 F[1]

                                           SIUL               GPIO[50]             GPIO[50]

         C5           D[2]                 eTimer_1           ETC[3]               ETC[3]

                                           FlexPWM_0          X[3]                 X[3]

                                           FlexRay            —                    CB_RX

                                           SIUL               GPIO[13]             GPIO[13]

                                           FlexPWM_0          B[2]                 B[2]

         C6           A[13]                DSPI_2             —                    SIN

                                           FlexPWM_0          —                    FAULT[0]

                                           SIUL               —                    EIRQ[12]

         C7           VDD_HV_REG_2                            —

         C8           VDD_HV_REG_2                            —

58/165                                     DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                     Package pinouts and signal descriptions

                     Table 5. LFBGA257 pin function     summary (continued)

           Pin #     Port/function   Peripheral         Output function      Input function

                                     SIUL               GPIO[128]            GPIO[128]

           C9        I[0]            eTimer_2           ETC[0]               ETC[0]

                                     DSPI_0             CS4                  —

                                     FlexPWM_1          —                    FAULT[0]

           C10       JCOMP           —                  —                    JCOMP

           C11       H[11]           SIUL               GPIO[123]            GPIO[123]

                                     FlexPWM_1          A[2]                 A[2]

                                     SIUL               GPIO[129]            GPIO[129]

           C12       I[1]            eTimer_2           ETC[1]               ETC[1]

                                     DSPI_0             CS5                  —

                                     FlexPWM_1          —                    FAULT[1]

           C13       F[14]           SIUL               GPIO[94]             GPIO[94]

                                     LINFlexD_1         TXD                  —

                                     SIUL               GPIO[17]             GPIO[17]

                                     eTimer_1           ETC[3]               ETC[3]

           C14       B[1]            SSCM               DEBUG[1]             —

                                     FlexCAN_0          —                    RXD

                                     FlexCAN_1          —                    RXD

                                     SIUL               —                    EIRQ[16]

           C15       VSS_HV_IO_RING                     —

                                     SIUL               GPIO[4]              GPIO[4]

                                     eTimer_1           ETC[0]               ETC[0]

           C16       A[4]            DSPI_2             CS1                  —

                                     eTimer_0           ETC[4]               ETC[4]

                                     MC_RGM             —                    FAB

                                     SIUL               —                    EIRQ[4]

                                     SIUL               GPIO[92]             GPIO[92]

           C17       F[12]           eTimer_1           ETC[3]               ETC[3]

                                     SIUL               —                    EIRQ[30]

           D1        F[5]            SIUL               GPIO[85]             GPIO[85]

                                     NPC                MDO[2]               —

           D2        F[4]            SIUL               GPIO[84]             GPIO[84]

                                     NPC                MDO[3]               —

                                     DocID15457 Rev 12                                 59/165

                                                                                                 164
Package  pinouts and  signal descriptions                                      SPC56ELx, SPC564Lx

                      Table 5. LFBGA257 pin function          summary (continued)

         Pin #        Port/function        Peripheral         Output function      Input function

                                           SIUL               GPIO[15]             GPIO[15]

                                           eTimer_1           ETC[5]               ETC[5]

         D3           A[15]                FlexCAN_1          —                    RXD

                                           FlexCAN_0          —                    RXD

                                           SIUL               —                    EIRQ[14]

                                           SIUL               GPIO[38]             GPIO[38]

                                           DSPI_0             SOUT                 —

         D4           C[6]                 FlexPWM_0          B[1]                 B[1]

                                           SSCM               DEBUG[6]             —

                                           SIUL               —                    EIRQ[24]

         D5           VSS_LV_CORE_RING                        —

         D6           VDD_LV_CORE_RING                        —

                                           SIUL               GPIO[80]             GPIO[80]

         D7           F[0]                 FlexPWM_0          A[1]                 A[1]

                                           eTimer_0           —                    ETC[2]

                                           SIUL               —                    EIRQ[28]

         D8           VDD_HV_IO_RING                          —

         D9           VSS_HV_IO_RING                          —

         D10          Not connected                           —

                                           SIUL               GPIO[11]             GPIO[11]

                                           DSPI_2             SCK                  SCK

         D11          A[11]                FlexPWM_0          A[0]                 A[0]

                                           FlexPWM_0          A[2]                 A[2]

                                           SIUL               —                    EIRQ[10]

                                           SIUL               GPIO[77]             GPIO[77]

         D12          E[13]                eTimer_0           ETC[5]               ETC[5]

                                           DSPI_2             CS3                  —

                                           SIUL               —                    EIRQ[25]

         D13          F[15]                SIUL               GPIO[95]             GPIO[95]

                                           LINFlexD_1         —                    RXD

         D14          VDD_HV_IO_RING                          —

         D15          VPP_TEST(1)                             —

                                           SIUL               GPIO[62]             GPIO[62]

         D16          D[14]                FlexPWM_0          B[1]                 B[1]

                                           eTimer_0           —                    ETC[3]

60/165                                     DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                       Package pinouts and signal descriptions

                     Table 5. LFBGA257 pin function       summary (continued)

           Pin #     Port/function     Peripheral         Output function      Input function

                                       SIUL               GPIO[99]             GPIO[99]

           D17       G[3]              FlexPWM_0          A[2]                 A[2]

                                       eTimer_0           —                    ETC[4]

           E1        MDO0                                 —

           E2        F[6]              SIUL               GPIO[86]             GPIO[86]

                                       NPC                MDO[1]               —

                                       SIUL               GPIO[49]             GPIO[49]

           E3        D[1]              eTimer_1           ETC[2]               ETC[2]

                                       CTU_0              EXT_TGR              —

                                       FlexRay            —                    CA_RX

           E4        NMI                                  —

           E14       Not connected                        —

                                       SIUL               GPIO[46]             GPIO[46]

           E15       C[14]             eTimer_1           ETC[2]               ETC[2]

                                       CTU_0              EXT_TGR              —

                                       SIUL               GPIO[98]             GPIO[98]

           E16       G[2]              FlexPWM_0          X[2]                 X[2]

                                       DSPI_1             CS1                  —

                                       SIUL               GPIO[131]            GPIO[131]

                                       eTimer_2           ETC[3]               ETC[3]

           E17       I[3]              DSPI_0             CS7                  —

                                       CTU_0              EXT_TGR              —

                                       FlexPWM_1          —                    FAULT[3]

           F1        H[1]              SIUL               GPIO[113]            GPIO[113]

                                       NPC                MDO[6]               —

           F2        G[12]             SIUL               GPIO[108]            GPIO[108]

                                       NPC                MDO[11]              —

                                       SIUL               GPIO[7]              GPIO[7]

           F3        A[7]              DSPI_1             SOUT                 —

                                       SIUL               —                    EIRQ[7]

                                       SIUL               GPIO[8]              GPIO[8]

           F4        A[8]              DSPI_1             —                    SIN

                                       SIUL               —                    EIRQ[8]

           F6        VDD_LV_CORE_RING                     —

           F7        VDD_LV_CORE_RING                     —

                                       DocID15457 Rev 12                                 61/165

                                                                                                   164
Package  pinouts and  signal descriptions                                      SPC56ELx, SPC564Lx

                      Table 5. LFBGA257 pin function          summary (continued)

         Pin #        Port/function        Peripheral         Output function      Input function

         F8           VDD_LV_CORE_RING                        —

         F9           VDD_LV_CORE_RING                        —

         F10          VDD_LV_CORE_RING                        —

         F11          VDD_LV_CORE_RING                        —

         F12          VDD_LV_CORE_RING                        —

         F14          Not connected                           —

                                           SIUL               GPIO[45]             GPIO[45]

         F15          C[13]                eTimer_1           ETC[1]               ETC[1]

                                           CTU_0              —                    EXT_IN

                                           FlexPWM_0          —                    EXT_SYNC

                                           SIUL               GPIO[130]            GPIO[130]

         F16          I[2]                 eTimer_2           ETC[2]               ETC[2]

                                           DSPI_0             CS6                  —

                                           FlexPWM_1          —                    FAULT[2]

                                           SIUL               GPIO[100]            GPIO[100]

         F17          G[4]                 FlexPWM_0          B[2]                 B[2]

                                           eTimer_0           —                    ETC[5]

         G1           H[3]                 SIUL               GPIO[115]            GPIO[115]

                                           NPC                MDO[4]               —

         G2           VDD_HV_IO_RING                          —

                                           SIUL               GPIO[37]             GPIO[37]

                                           DSPI_0             SCK                  SCK

         G3           C[5]                 SSCM               DEBUG[5]             —

                                           FlexPWM_0          —                    FAULT[3]

                                           SIUL               —                    EIRQ[23]

                                           SIUL               GPIO[6]              GPIO[6]

         G4           A[6]                 DSPI_1             SCK                  SCK

                                           SIUL               —                    EIRQ[6]

         G6           VDD_LV_CORE_RING                        —

         G7           VSS_LV_CORE_RING                        —

         G8           VSS_LV_CORE_RING                        —

         G9           VSS_LV_CORE_RING                        —

         G10          VSS_LV_CORE_RING                        —

         G11          VSS_LV_CORE_RING                        —

         G12          VDD_LV_CORE_RING                        —

62/165                                     DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                     Package pinouts and signal descriptions

                     Table 5. LFBGA257 pin function     summary (continued)

           Pin #     Port/function   Peripheral         Output function      Input function

                                     SIUL               GPIO[60]             GPIO[60]

           G14       D[12]           FlexPWM_0          X[1]                 X[1]

                                     LINFlexD_1         —                    RXD

                                     SIUL               GPIO[125]            GPIO[125]

           G15       H[13]           FlexPWM_1          X[3]                 X[3]

                                     eTimer_2           ETC[3]               ETC[3]

                                     SIUL               GPIO[121]            GPIO[121]

           G16       H[9]            FlexPWM_1          B[1]                 B[1]

                                     DSPI_0             CS7                  —

           G17       G[6]            SIUL               GPIO[102]            GPIO[102]

                                     FlexPWM_0          A[3]                 A[3]

           H1        G[13]           SIUL               GPIO[109]            GPIO[109]

                                     NPC                MDO[10]              —

           H2        VSS_HV_IO_RING                     —

                                     SIUL               GPIO[36]             GPIO[36]

                                     DSPI_0             CS0                  CS0

           H3        C[4]            FlexPWM_0          X[1]                 X[1]

                                     SSCM               DEBUG[4]             —

                                     SIUL               —                    EIRQ[22]

                                     SIUL               GPIO[5]              GPIO[5]

                                     DSPI_1             CS0                  CS0

           H4        A[5]            eTimer_1           ETC[5]               ETC[5]

                                     DSPI_0             CS7                  —

                                     SIUL               —                    EIRQ[5]

           H6        VDD_LV                             —

           H7        VSS_LV                             —

           H8        VSS_LV                             —

           H9        VSS_LV                             —

           H10       VSS_LV                             —

           H11       VSS_LV                             —

           H12       VDD_LV                             —

           H14       VSS_LV                             —

           H15       VDD_HV_REG_1                       —

           H16       VDD_HV_FLA                         —

                                     DocID15457 Rev 12                                 63/165

                                                                                                 164
Package  pinouts and  signal descriptions                                      SPC56ELx, SPC564Lx

                      Table 5. LFBGA257 pin function          summary (continued)

         Pin #        Port/function        Peripheral         Output function      Input function

                                           SIUL               GPIO[118]            GPIO[118]

         H17          H[6]                 FlexPWM_1          B[0]                 B[0]

                                           DSPI_0             CS5                  —

         J1           F[7]                 SIUL               GPIO[87]             GPIO[87]

                                           NPC                MCKO                 —

         J2           G[15]                SIUL               GPIO[111]            GPIO[111]

                                           NPC                MDO[8]               —

         J3           VDD_HV_REG_0                            —

         J4           VDD_HV_REG_0                            —

         J6           VDD_LV                                  —

         J7           VSS_LV                                  —

         J8           VSS_LV                                  —

         J9           VSS_LV                                  —

         J10          VSS_LV                                  —

         J11          VSS_LV                                  —

         J12          VDD_LV                                  —

         J14          VDD_LV                                  —

         J15          VDD_HV_REG_1                            —

         J16          VSS_HV_FLA                              —

                                           SIUL               GPIO[127]            GPIO[127]

         J17          H[15]                FlexPWM_1          B[3]                 B[3]

                                           eTimer_2           ETC[5]               ETC[5]

         K1           F[9]                 SIUL               GPIO[89]             GPIO[89]

                                           NPC                MSEO[0]              —

         K2           F[8]                 SIUL               GPIO[88]             GPIO[88]

                                           NPC                MSEO[1]              —

         K3           RDY                  NPC                RDY                  —

                                           SIUL               GPIO[132]            GPIO[132]

                                           SIUL               GPIO[39]             GPIO[39]

         K4           C[7]                 FlexPWM_0          A[1]                 A[1]

                                           SSCM               DEBUG[7]             —

                                           DSPI_0             —                    SIN

         K6           VDD_LV                                  —

         K7           VSS_LV                                  —

         K8           VSS_LV                                  —

64/165                                     DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                    Package pinouts and signal descriptions

                     Table 5. LFBGA257 pin function    summary (continued)

           Pin #     Port/function  Peripheral         Output function      Input function

           K9        VSS_LV                            —

           K10       VSS_LV                            —

           K11       VSS_LV                            —

           K12       VDD_LV                            —

           K14       Not connected                     —

                                    SIUL               GPIO[120]            GPIO[120]

           K15       H[8]           FlexPWM_1          A[1]                 A[1]

                                    DSPI_0             CS6                  —

                                    SIUL               GPIO[119]            GPIO[119]

           K16       H[7]           FlexPWM_1          X[1]                 X[1]

                                    eTimer_2           ETC[1]               ETC[1]

                                    SIUL               GPIO[3]              GPIO[3]

                                    eTimer_0           ETC[3]               ETC[3]

           K17       A[3]           DSPI_2             CS0                  CS0

                                    FlexPWM_0          B[3]                 B[3]

                                    MC_RGM             —                    ABS[2]

                                    SIUL               —                    EIRQ[3]

           L1        F[10]          SIUL               GPIO[90]             GPIO[90]

                                    NPC                EVTO                 —

           L2        F[11]          SIUL               GPIO[91]             GPIO[91]

                                    NPC                —                    EVTI

                                    SIUL               GPIO[57]             GPIO[57]

           L3        D[9]           FlexPWM_0          X[0]                 X[0]

                                    LINFlexD_1         TXD                  —

           L4        Not connected                     —

           L6        VDD_LV                            —

           L7        VSS_LV                            —

           L8        VSS_LV                            —

           L9        VSS_LV                            —

           L10       VSS_LV                            —

           L11       VSS_LV                            —

           L12       VDD_LV                            —

           L14       Not connected                     —

           L15       TCK                               —

                                    DocID15457 Rev 12                                 65/165

                                                                                                164
Package  pinouts and  signal descriptions                                      SPC56ELx, SPC564Lx

                      Table 5. LFBGA257 pin function          summary (continued)

         Pin #        Port/function        Peripheral         Output function      Input function

                                           SIUL               GPIO[116]            GPIO[116]

         L16          H[4]                 FlexPWM_1          X[0]                 X[0]

                                           eTimer_2           ETC[0]               ETC[0]

         L17          B[4]                 SIUL               GPIO[20]             GPIO[20]

                                           JTAGC              TDO                  —

         M1           VDD_HV_OSC                              —

         M2           VDD_HV_IO_RING                          —

                                           SIUL               GPIO[56]             GPIO[56]

                                           DSPI_1             CS2                  —

         M3           D[8]                 eTimer_1           ETC[4]               ETC[4]

                                           DSPI_0             CS5                  —

                                           FlexPWM_0          —                    FAULT[3]

         M4           Not connected                           —

         M6           VDD_LV                                  —

         M7           VDD_LV                                  —

         M8           VDD_LV                                  —

         M9           VDD_LV                                  —

         M10          VDD_LV                                  —

         M11          VDD_LV                                  —

         M12          VDD_LV                                  —

                                           SIUL               GPIO[43]             GPIO[43]

         M14          C[11]                eTimer_0           ETC[4]               ETC[4]

                                           DSPI_2             CS2                  —

         M15          B[5]                 SIUL               GPIO[21]             GPIO[21]

                                           JTAGC              —                    TDI

         M16          TMS                                     —

                                           SIUL               GPIO[117]            GPIO[117]

         M17          H[5]                 FlexPWM_1          A[0]                 A[0]

                                           DSPI_0             CS4                  —

         N1           XTAL                                    —

         N2           VSS_HV_IO_RING                          —

                                           SIUL               GPIO[53]             GPIO[53]

         N3           D[5]                 DSPI_0             CS3                  —

                                           FlexPWM_0          —                    FAULT[2]

         N4           VSS_LV_PLL0_PLL1                        —

66/165                                     DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                       Package pinouts and signal descriptions

                     Table 5. LFBGA257 pin function       summary (continued)

           Pin #     Port/function     Peripheral         Output function      Input function

           N14       Not connected                        —

                                       SIUL               GPIO[44]             GPIO[44]

           N15       C[12]             eTimer_0           ETC[5]               ETC[5]

                                       DSPI_2             CS3                  —

                                       SIUL               GPIO[2]              GPIO[2]

                                       eTimer_0           ETC[2]               ETC[2]

           N16       A[2]              FlexPWM_0          A[3]                 A[3]

                                       DSPI_2             —                    SIN

                                       MC_RGM             —                    ABS[0]

                                       SIUL               —                    EIRQ[2]

                                       SIUL               GPIO[101]            GPIO[101]

           N17       G[5]              FlexPWM_0          X[3]                 X[3]

                                       DSPI_2             CS3                  —

           P1        VSS_HV_OSC                           —

           P2        RESET                                —

                                       SIUL               GPIO[54]             GPIO[54]

           P3        D[6]              DSPI_0             CS2                  —

                                       FlexPWM_0          X[3]                 X[3]

                                       FlexPWM_0          —                    FAULT[1]

           P4        VDD_LV_PLL0_PLL1                     —

           P5        VDD_LV_CORE_RING                     —

           P6        VSS_LV_CORE_RING                     —

                                       SIUL               —                    GPIO[24]

           P7        B[8]              eTimer_0           —                    ETC[5]

                                       ADC_0              —                    AN[1]

           P8        Not connected                        —

           P9        VSS_HV_IO_RING                       —

           P10       VDD_HV_IO_RING                       —

                                       SIUL               —                    GPIO[30]

           P11       B[14]             eTimer_0           —                    ETC[4]

                                       SIUL               —                    EIRQ[19]

                                       ADC_1              —                    AN[1]

           P12       VDD_LV_CORE_RING                     —

           P13       VSS_LV_CORE_RING                     —

           P14       VDD_HV_IO_RING                       —

                                       DocID15457 Rev 12                                 67/165

                                                                                                   164
Package  pinouts and  signal descriptions                                      SPC56ELx, SPC564Lx

                      Table 5. LFBGA257 pin function          summary (continued)

         Pin #        Port/function        Peripheral         Output function      Input function

                                           SIUL               GPIO[106]            GPIO[106]

         P15          G[10]                FlexRay            DBG2                 —

                                           DSPI_2             CS3                  —

                                           FlexPWM_0          —                    FAULT[2]

                                           SIUL               GPIO[104]            GPIO[104]

                                           FlexRay            DBG0                 —

         P16          G[8]                 DSPI_0             CS1                  —

                                           FlexPWM_0          —                    FAULT[0]

                                           SIUL               —                    EIRQ[21]

         P17          G[7]                 SIUL               GPIO[103]            GPIO[103]

                                           FlexPWM_0          B[3]                 B[3]

         R1           EXTAL                                   —

         R2           FCCU_F[0]            FCCU               F[0]                 F[0]

         R3           VSS_HV_IO_RING                          —

                                           SIUL               GPIO[55]             GPIO[55]

         R4           D[7]                 DSPI_1             CS3                  —

                                           DSPI_0             CS4                  —

                                           SWG                analog output        —

                                           SIUL               —                    GPIO[23]

         R5           B[7]                 LINFlexD_0         —                    RXD

                                           ADC_0              —                    AN[0]

         R6           E[6]                 SIUL               —                    GPIO[70]

                                           ADC_0              —                    AN[4]

         R7           VDD_HV_ADR0                             —

                                           SIUL               —                    GPIO[26]

         R8           B[10]                ADC_0              —                    AN[12]

                                           ADC_1

         R9           VDD_HV_ADR1                             —

                                           SIUL               —                    GPIO[29]

         R10          B[13]                LINFlexD_1         —                    RXD

                                           ADC_1              —                    AN[0]

                                           SIUL               —                    GPIO[31]

         R11          B[15]                SIUL               —                    EIRQ[20]

                                           ADC_1              —                    AN[2]

68/165                                     DocID15457 Rev 12
SPC56ELx,  SPC564Lx                                     Package pinouts and signal descriptions

                     Table 5. LFBGA257 pin function     summary (continued)

           Pin #     Port/function   Peripheral         Output function      Input function

           R12       C[0]            SIUL               —                    GPIO[32]

                                     ADC_1              —                    AN[3]

           R13       BCTRL                              —

                                     SIUL               GPIO[1]              GPIO[1]

           R14       A[1]            eTimer_0           ETC[1]               ETC[1]

                                     DSPI_2             SOUT                 —

                                     SIUL               —                    EIRQ[1]

           R15       VSS_HV_IO_RING                     —

                                     SIUL               GPIO[59]             GPIO[59]

           R16       D[11]           FlexPWM_0          B[0]                 B[0]

                                     eTimer_0           —                    ETC[1]

                                     SIUL               GPIO[105]            GPIO[105]

                                     FlexRay            DBG1                 —

           R17       G[9]            DSPI_1             CS1                  —

                                     FlexPWM_0          —                    FAULT[1]

                                     SIUL               —                    EIRQ[29]

           T1        VSS_HV_IO_RING                     —

           T2        VDD_HV_IO_RING                     —

           T3        Not connected                      —

           T4        C[1]            SIUL               —                    GPIO[33]

                                     ADC_0              —                    AN[2]

           T5        E[5]            SIUL               —                    GPIO[69]

                                     ADC_0              —                    AN[8]

           T6        E[7]            SIUL               —                    GPIO[71]

                                     ADC_0              —                    AN[6]

           T7        VSS_HV_ADR0                        —

                                     SIUL               —                    GPIO[27]

           T8        B[11]           ADC_0              —                    AN[13]

                                     ADC_1

           T9        VSS_HV_ADR1                        —

           T10       E[9]            SIUL               —                    GPIO[73]

                                     ADC_1              —                    AN[7]

           T11       E[10]           SIUL               —                    GPIO[74]

                                     ADC_1              —                    AN[8]

                                     DocID15457 Rev 12                                 69/165

                                                                                                 164
Package  pinouts and  signal descriptions                                      SPC56ELx, SPC564Lx

                      Table 5. LFBGA257 pin function          summary (continued)

         Pin #        Port/function        Peripheral         Output function      Input function

         T12          E[12]                SIUL               —                    GPIO[76]

                                           ADC_1              —                    AN[6]

         T13          E[0]                 SIUL               —                    GPIO[64]

                                           ADC_1              —                    AN[5]

                                           SIUL               GPIO[0]              GPIO[0]

         T14          A[0]                 eTimer_0           ETC[0]               ETC[0]

                                           DSPI_2             SCK                  SCK

                                           SIUL               —                    EIRQ[0]

                                           SIUL               GPIO[58]             GPIO[58]

         T15          D[10]                FlexPWM_0          A[0]                 A[0]

                                           eTimer_0           —                    ETC[0]

         T16          VDD_HV_IO_RING                          —

         T17          VSS_HV_IO_RING                          —

         U1           VSS_HV_IO_RING                          —

         U2           VSS_HV_IO_RING                          —

         U3           Not connected                           —

         U4           E[4]                 SIUL               —                    GPIO[68]

                                           ADC_0              —                    AN[7]

         U5           C[2]                 SIUL               —                    GPIO[34]

                                           ADC_0              —                    AN[3]

         U6           E[2]                 SIUL               —                    GPIO[66]

                                           ADC_0              —                    AN[5]

                                           SIUL               —                    GPIO[25]

         U7           B[9]                 ADC_0              —                    AN[11]

                                           ADC_1

                                           SIUL               —                    GPIO[28]

         U8           B[12]                ADC_0              —                    AN[14]

                                           ADC_1

         U9           VDD_HV_ADV                              —

         U10          VSS_HV_ADV                              —

         U11          E[11]                SIUL               —                    GPIO[75]

                                           ADC_1              —                    AN[4]

         U12          Not connected                           —

         U13          Not connected                           —

         U14          VDD_HV_PMU                              —

70/165                                     DocID15457 Rev 12
SPC56ELx, SPC564Lx                                               Package pinouts and signal descriptions

                          Table 5. LFBGA257 pin function summary (continued)

                Pin #     Port/function              Peripheral          Output function        Input function

                                                     SIUL                GPIO[107]              GPIO[107]

                U15       G[11]                      FlexRay             DBG3                        —

                                                     FlexPWM_0                          —       FAULT[3]

                U16       VSS_HV_IO_RING                                                —

                U17       VSS_HV_IO_RING                                                —

            1.  VPP_TEST  should always be tied to ground (VSS) for normal operations.

2.2         Supply pins

                                           Table 6. Supply pins

                                       Supply                                                   Pin #

Symbol                                        Description                                  100  144     257

                                                                                           pkg  pkg     pkg

                          VREG control and power supply pins

     BCTRL      Voltage regulator external NPN ballast base control pin                    47   69      R13

VDD_LV_COR      Core logic supply                                                          48   70   VDD_LV(1)

VSS_LV_COR      Core regulator ground                                                      49   71   VSS_LV(2)

VDD_HV_PMU      Voltage regulator supply                                                   50   72      U14

                          ADC_0/ADC_1 reference voltage and ADC supply

VDD_HV_ADR0     ADC_0 high reference voltage                                               33   50      R7

VSS_HV_ADR0     ADC_0 low reference voltage                                                34   51      T7

VDD_HV_ADR1     ADC_1 high reference voltage                                               39   56      R9

VSS_HV_ADR1     ADC_1 low reference voltage                                                40   57      T9

VDD_HV_ADV      ADC voltage supply for ADC_0 and ADC_1                                     41   58      U9

VSS_HV_ADV      ADC ground for ADC_0 and ADC_1                                             42   59      U10

                                   Power supply pins (3.3 V)

VDD_HV_IO       3.3 V Input/Output supply voltage                                          —    6    VDD_HV(3)

VSS_HV_IO       3.3 V Input/Output ground                                                  —    7    VSS_HV(4)

VDD_HV_REG_0    VDD_HV_REG_0                                                               10   16      J3

VDD_HV_IO       3.3 V Input/Output supply voltage                                          13   21   VDD_HV(3)

VSS_HV_IO       3.3 V Input/Output ground                                                  14   22   VSS_HV(4)

VDD_HV_OSC      Crystal oscillator amplifier supply voltage                                16   27      M1

VSS_HV_OSC      Crystal oscillator amplifier ground                                        17   28      P1

VSS_HV_IO       3.3 V Input/Output ground                                                  62   90   VSS_HV(4)

VDD_HV_IO       3.3 V Input/Output supply voltage                                          63   91   VDD_HV(3)

                                              DocID15457 Rev 12                                           71/165

                                                                                                                  164
Package pinouts and signal descriptions                                             SPC56ELx, SPC564Lx

                            Table 6. Supply pins (continued)

                                    Supply                                               Pin #

Symbol                                   Description                                100  144    257

                                                                                    pkg  pkg    pkg

VDD_HV_REG_1  VDD_HV_REG_1                                                          67   95     H15

VSS_HV_FLA    VSS_HV_FLA                                                            68   96     J16

VDD_HV_FLA    VDD_HV_FLA                                                            69   97     H16

VDD_HV_IO     VDD_HV_IO                                                             87   126  VDD_HV(3)

VSS_HV_IO     VSS_HV_IO                                                             88   127  VSS_HV(4)

VDD_HV_REG_2  VDD_HV_REG_2                                                          91   130    C7

                                    Power supply pins (1.2 V)

              VSS_LV_COR                                                                     VSS_HV(2)

VSS_LV_COR    Decoupling pins for core logic. Decoupling capacitor must be          11   17

              connected between these pins and the nearest VDD_LV_COR pin.

              VDD_LV_COR                                                                     VDD_LV(1)

VDD_LV_COR    Decoupling pins for core logic. Decoupling capacitor must be          12   18

              connected between these pins and the nearest VSS_LV_COR pin.

              VSS_LV_PLL0_PLL1 / 

VSS 1V2       1.2 V Decoupling pins for on-chip FMPLL modules. Decoupling           24   35     N4

              capacitor must be connected between this pin and VDD_LV_PLL.

              VDD_LV_PLL0_PLL1 

VDD 1V2       Decoupling pins for on-chip FMPLL modules. Decoupling capacitor       25   36     P4

              must be connected between this pin and VSS_LV_PLL.

              VDD_LV_COR                                                                     VDD_LV(1)

VDD_LV_COR    Decoupling pins for core logic. Decoupling capacitor must be          28   39

              connected between these pins and the nearest VSS_LV_COR pin.

              VSS_LV_COR                                                                     VSS_LV(2)

VSS_LV_COR    Decoupling pins for core logic. Decoupling capacitor must be          29   40

              connected between these pins and the nearest VDD_LV_COR pin.

              VDD_LV_COR                                                                     VDD_LV(1)

VDD_LV_COR    Decoupling pins for core logic and Regulator feedback. Decoupling     —    70

              capacitor must be connected between this pins and VSS_LV_REGCOR.

              VSS_LV_REGCOR0                                                                 VSS_LV(2)

VSS_LV_COR    Decoupling pins for core logic and Regulator feedback. Decoupling     —    71

              capacitor must be connected between this pins and VDD_LV_REGCOR.

              VDD_LV_COR                                                                     VDD_LV(1)

VDD_LV_COR    Decoupling pins for core logic. Decoupling capacitor must be          65   93

              connected between these pins and the nearest VSS_LV_COR pin.

              VSS_LV_COR                                                                     VSS_LV(2)

VSS_LV_COR    / 1.2 V Decoupling pins for core logic. Decoupling capacitor must be  66   94

              connected between these pins and the nearest VDD_LV_COR pin.

              VDD_LV_COR                                                                     VDD_LV(1)

VDD 1V2       Decoupling pins for core logic. Decoupling capacitor must be          92   131

              connected between these pins and the nearest VDD_LV_COR pin.

72/165                                   DocID15457 Rev 12
SPC56ELx, SPC564Lx                                                      Package pinouts  and signal descriptions

                                  Table 6. Supply pins (continued)

                                              Supply                                                 Pin  #

    Symbol                                           Description                              100    144        257

                                                                                              pkg    pkg        pkg

                 VSS_LV_COR                                                                              VSS_LV(2)

    VSS 1V2      Decoupling pins for core logic. Decoupling capacitor must be                 93     132

                 connected between these pins and the nearest VDD_LV_COR pin.

                 VDD_LV_COR /                                                                            VDD_LV(1)

    VDD 1V2      Decoupling pins for core logic. Decoupling capacitor must be                 —      135

                 connected between these pins and the nearest VDD_LV_COR pin.

                 VSS_LV_COR /                                                                            VSS_LV(2)

    VSS 1V2      Decoupling pins for core logic. Decoupling capacitor must be                 —      137

                 connected between these pins and the nearest VDD_LV_COR pin.

1.  VDD_LV balls are tied together on the LFBGA257 substrate.

2.  VSS_LV balls are tied together on the LFBGA257 substrate.

3.  VDD_HV balls are tied together on the LFBGA257 substrate.

4.  VSS_HV balls are tied together on the LFBGA257 substrate.

2.3              System pins

                                                     Table 7. System pins

                                                                                                          Pin #

    Symbol                                    Description                             Direction      100  144    257

                                                                                                     pkg  pkg    pkg

                                                      Dedicated pins

    MDO0(1)      Nexus Message Data Output — line                                     Output only    —       9       E1

     NMI(2)      Non Maskable Interrupt                                               Input only     1       1       E4

     XTAL        Input for oscillator amplifier circuit and internal clock generator  Input only     18   29         N1

    EXTAL(3)     Oscillator amplifier output                                          Input/Output   19   30         R1
                                                                                         (4)

    TMS(2)       JTAG state machine control                                           Input only     59   87     M16

    TCK(2)       JTAG clock                                                           Input only     60   88     L15

    JCOMP(5)     JTAG compliance select                                               Input only     84   123    C10

                                                      Reset pin

                 Bidirectional reset with Schmitt-Trigger characteristics and

    RESET        noise filter. This pin has medium drive strength. Output drive is    Bidirectional  20   31         P2

                 open drain and must be terminated by an external resistor of
                 value 1KOhm.(6)

                                                      Test pin

    VPP TEST     Pin for testing purpose only. To be tied to ground in normal                        74   107    D15

                 operating mode.

1.  This pad is  configured for Fast (F) pad speed.

                                                     DocID15457 Rev 12                                           73/165

                                                                                                                         164
Package pinouts and signal descriptions                                                          SPC56ELx, SPC564Lx

2.  This pad contains a weak pull-up.

3.  EXTAL is an "Output" in "crystal" mode, and is an "Input" in "ext clock" mode.

4.  In XOSC Bypass Mode, the analog portion of crystal oscillator (amplifier) is disabled. An external clock can be applied at
    EXTAL as an input. In XOSC Normal Mode, EXTAL is an output

5.  This pad contains a weak pull-down.

6.  RESET output shall be considered valid only after the 3.3V supply reaches its stable value.

Note:   None of system pins (except RESET) provides an open drain output.

2.4     Pin muxing

        Table 8 defines the pin list and muxing for this device.

        Each entry of Table 8 shows all the possible configurations for each pin, via the alternate

        functions. The default function assigned to each pin after reset is indicated by ALT0.

Note:   Pins labeled “NC” are to be left unconnected. Any connection to an external circuit or

        voltage may cause unpredictable device behavior or damage.

Note:   Pins labeled “Reserved” are to be tied to ground. Not doing so may cause unpredictable

        device behavior.

74/165                                   DocID15457 Rev 12
                                                    Table  8. Pin muxing                                                          SPC56ELx, SPC564Lx

                                                                                                        Pad           Pin #

            Port                      Alternate  Output    Input          Input mux  Weak pull      speed(1)

            name  PCR     Peripheral  output     mux sel   functions      select     config during

                                      function                                       reset          SRC  SRC     100  144    257

                                                                                                    =1       =0  pkg  pkg    pkg

                                                           Port A

                          SIUL        GPIO[0]    ALT0      GPIO[0]        —

                          eTimer_0    ETC[0]     ALT1      ETC[0]         PSMI[35];

            A[0]  PCR[0]                                                  PADSEL=0   —              M        S   51   73     T14

                          DSPI_2      SCK        ALT2      SCK            PSMI[1];

                                                                          PADSEL=0

                          SIUL        —          —         EIRQ[0]        —

DocID15457                SIUL        GPIO[1]    ALT0      GPIO[1]        —

                          eTimer_0    ETC[1]     ALT1      ETC[1]         PSMI[36];

            A[1]  PCR[1]                                                  PADSEL=0   —              M        S   52   74     R14

Rev                       DSPI_2      SOUT       ALT2      —              —

12                        SIUL        —          —         EIRQ[1]        —

                          SIUL        GPIO[2]    ALT0      GPIO[2]        —                                                       Package

                          eTimer_0    ETC[2]     ALT1      ETC[2]         PSMI[37];

                                                                          PADSEL=0                                                pinouts

                          FlexPWM_0   A[3]       ALT3      A[3]           PSMI[23];

            A[2]  PCR[2]                                                  PADSEL=0   Pull down      M        S   57   84     N16

                          DSPI_2      —          —         SIN            PSMI[2];                                                and

                                                                          PADSEL=0

                          MC_RGM      —          —         ABS[0]         —                                                       signal

                          SIUL        —          —         EIRQ[2]        —                                                       descriptions

75/165
76/165                                           Table 8. Pin  muxing (continued)                                                 Package

                                                                                                        Pad           Pin #

            Port                      Alternate  Output        Input      Input mux  Weak pull      speed(1)

            name  PCR     Peripheral  output     mux sel       functions  select     config during                                pinouts

                                      function                                       reset          SRC  SRC     100  144    257

                                                                                                    =1       =0  pkg  pkg    pkg

                          SIUL        GPIO[3]    ALT0          GPIO[3]    —                                                       and

                          eTimer_0    ETC[3]     ALT1          ETC[3]     PSMI[38];                                               signal

                                                                          PADSEL=0

                          DSPI_2      CS0        ALT2          CS0        PSMI[3];

            A[3]  PCR[3]                                                  PADSEL=0   Pull down      M        S   64   92     K17  descriptions

                          FlexPWM_0   B[3]       ALT3          B[3]       PSMI[27];

                                                                          PADSEL=0

                          MC_RGM      —          —             ABS[2]     —

DocID15457                SIUL        —          —             EIRQ[3]    —

                          SIUL        GPIO[4]    ALT0          GPIO[4]    —

                          eTimer_1    ETC[0]     ALT1          ETC[0]     PSMI[9];

Rev                                                                       PADSEL=0

12          A[4]  PCR[4]  DSPI_2      CS1        ALT2          —          —          Pull down      M        S   75   108    C16

                          eTimer_0    ETC[4]     ALT3          ETC[4]     PSMI[7];

                                                                          PADSEL=0

                          MC_RGM      —          —             FAB        —

                          SIUL        —          —             EIRQ[4]    —

                          SIUL        GPIO[5]    ALT0          GPIO[5]    —

                          DSPI_1      CS0        ALT1          CS0        —                                                       SPC56ELx, SPC564Lx

            A[5]  PCR[5]  eTimer_1    ETC[5]     ALT2          ETC[5]     PSMI[14];  —              M        S   8    14     H4

                                                                          PADSEL=0

                          DSPI_0      CS7        ALT3          —          —

                          SIUL        —          —             EIRQ[5]    —
                                                   Table 8. Pin  muxing (continued)                                                 SPC56ELx, SPC564Lx

                                                                                                          Pad           Pin #

            Port                        Alternate  Output        Input      Input mux  Weak pull      speed(1)

            name   PCR      Peripheral  output     mux sel       functions  select     config during

                                        function                                       reset          SRC  SRC     100  144    257

                                                                                                      =1       =0  pkg  pkg    pkg

                            SIUL        GPIO[6]    ALT0          GPIO[6]    —

            A[6]   PCR[6]   DSPI_1      SCK        ALT1          SCK        —          —              M        S   2    2      G4

                            SIUL        —          —             EIRQ[6]    —

                            SIUL        GPIO[7]    ALT0          GPIO[7]    —

            A[7]   PCR[7]   DSPI_1      SOUT       ALT1          —          —          —              M        S   4    10     F3

                            SIUL        —          —             EIRQ[7]    —

                            SIUL        GPIO[8]    ALT0          GPIO[8]    —

DocID15457  A[8]   PCR[8]   DSPI_1      —          —             SIN        —          —              M        S   6    12     F4

                            SIUL        —          —             EIRQ[8]    —

                            SIUL        GPIO[9]    ALT0          GPIO[9]    —

Rev                         DSPI_2      CS1        ALT1          —          —

12          A[9]   PCR[9]                                                   PSMI[27];  —              M        S   94   134    B6   Package

                            FlexPWM_0   B[3]       ALT3          B[3]       PADSEL=1

                            FlexPWM_0   —          —             FAULT[0]   PSMI[16];

                                                                            PADSEL=0                                                pinouts

                            SIUL        GPIO[10]   ALT0          GPIO[10]   —

                            DSPI_2      CS0        ALT1          CS0        PSMI[3];

                                                                            PADSEL=1                                                and

            A[10]  PCR[10]  FlexPWM_0   B[0]       ALT2          B[0]       PSMI[24];  —              M        S   81   118    A13  signal

                                                                            PADSEL=0

                            FlexPWM_0   X[2]       ALT3          X[2]       PSMI[29];                                               descriptions

                                                                            PADSEL=0

                            SIUL        —          —             EIRQ[9]    —

77/165
78/165                                             Table 8. Pin  muxing (continued)                                                 Package

                                                                                                          Pad           Pin #

            Port                        Alternate  Output        Input      Input mux  Weak pull      speed(1)

            name   PCR      Peripheral  output     mux sel       functions  select     config during                                pinouts

                                        function                                       reset          SRC  SRC     100  144    257

                                                                                                      =1       =0  pkg  pkg    pkg

                            SIUL        GPIO[11]   ALT0          GPIO[11]   —                                                       and

                            DSPI_2      SCK        ALT1          SCK        PSMI[1];                                                signal

                                                                            PADSEL=1

            A[11]  PCR[11]  FlexPWM_0   A[0]       ALT2          A[0]       PSMI[20];  —              M        S   82   120    D11

                                                                            PADSEL=0                                                descriptions

                            FlexPWM_0   A[2]       ALT3          A[2]       PSMI[22];

                                                                            PADSEL=0

                            SIUL        —          —             EIRQ[10]   —

DocID15457                  SIUL        GPIO[12]   ALT0          GPIO[12]   —

                            DSPI_2      SOUT       ALT1          —          —

                            FlexPWM_0   A[2]       ALT2          A[2]       PSMI[22];

Rev         A[12]  PCR[12]                                                  PADSEL=1   —              M        S   83   122    A10

12                          FlexPWM_0   B[2]       ALT3          B[2]       PSMI[26];

                                                                            PADSEL=0

                            SIUL        —          —             EIRQ[11]   —

                            SIUL        GPIO[13]   ALT0          GPIO[13]   —

                            FlexPWM_0   B[2]       ALT2          B[2]       PSMI[26];

                                                                            PADSEL=1

            A[13]  PCR[13]  DSPI_2      —          —             SIN        PSMI[2];   —              M        S   95   136    C6   SPC56ELx, SPC564Lx

                                                                            PADSEL=1

                            FlexPWM_0   —          —             FAULT[0]   PSMI[16];

                                                                            PADSEL=1

                            SIUL        —          —             EIRQ[12]   —
                                                   Table 8. Pin  muxing (continued)                                                 SPC56ELx, SPC564Lx

                                                                                                          Pad           Pin #

            Port                        Alternate  Output        Input      Input mux  Weak pull      speed(1)

            name   PCR      Peripheral  output     mux sel       functions  select     config during

                                        function                                       reset          SRC  SRC     100  144    257

                                                                                                      =1       =0  pkg  pkg    pkg

                            SIUL        GPIO[14]   ALT0          GPIO[14]   —

                            FlexCAN_1   TXD        ALT1          —          —

            A[14]  PCR[14]  eTimer_1    ETC[4]     ALT2          ETC[4]     PSMI[13];  —              M        S   99   143    B4

                                                                            PADSEL=0

                            SIUL        —          —             EIRQ[13]   —

                            SIUL        GPIO[15]   ALT0          GPIO[15]   —

                            eTimer_1    ETC[5]     ALT2          ETC[5]     PSMI[14];

DocID15457                                                                  PADSEL=1

            A[15]  PCR[15]  FlexCAN_1   —          —             RXD        PSMI[34];  —              M        S   100  144    D3

                                                                            PADSEL=0

                            FlexCAN_0   —          —             RXD        PSMI[33];

Rev                                                                         PADSEL=0

12                          SIUL        —          —             EIRQ[14]   —                                                       Package

                                                                 Port B

                            SIUL        GPIO[16]   ALT0          GPIO[16]   —

                            FlexCAN_0   TXD        ALT1          —          —                                                       pinouts

            B[0]   PCR[16]  eTimer_1    ETC[2]     ALT2          ETC[2]     PSMI[11];  —              M        S   76   109    B15

                                                                            PADSEL=0

                            SSCM        DEBUG[0]   ALT3          —          —                                                       and

                            SIUL        —          —             EIRQ[15]   —                                                       signal

79/165                                                                                                                              descriptions
80/165                                               Table 8. Pin  muxing (continued)                                                 Package

                                                                                                            Pad           Pin #

            Port                          Alternate  Output        Input      Input mux  Weak pull      speed(1)

            name     PCR      Peripheral  output     mux sel       functions  select     config during                                pinouts

                                          function                                       reset          SRC  SRC     100  144    257

                                                                                                        =1       =0  pkg  pkg    pkg

                              SIUL        GPIO[17]   ALT0          GPIO[17]   —                                                       and

                              eTimer_1    ETC[3]     ALT2          ETC[3]     PSMI[12];                                               signal

                                                                              PADSEL=0

                              SSCM        DEBUG[1]   ALT3          —          —

            B[1]     PCR[17]  FlexCAN_0   —          —             RXD        PSMI[33];  —              M        S   77   110    C14  descriptions

                                                                              PADSEL=1

                              FlexCAN_1   —          —             RXD        PSMI[34];

                                                                              PADSEL=1

DocID15457                    SIUL        —          —             EIRQ[16]   —

                              SIUL        GPIO[18]   ALT0          GPIO[18]   —

            B[2]     PCR[18]  LINFlexD_0  TXD        ALT1          —          —          —              M        S   79   114    A14

Rev                           SSCM        DEBUG[2]   ALT3          —          —

12                            SIUL        —          —             EIRQ[17]   —

                              SIUL        GPIO[19]   ALT0          GPIO[19]   —

            B[3]     PCR[19]  SSCM        DEBUG[3]   ALT3          —          —          —              M        S   80   116    B13

                              LINFlexD_0  —          —             RXD        PSMI[31];

                                                                              PADSEL=0

            B[4](2)  PCR[20]  SIUL        GPIO[20]   ALT0          GPIO[20]   —          —              F        S   61   89     L17

                              JTAGC       TDO        ALT1          —          —                                                       SPC56ELx, SPC564Lx

            B[5]     PCR[21]  SIUL        GPIO[21]   ALT0          GPIO[21]   —          Pull up        M        S   58   86     M15

                              JTAGC       —          —             TDI        —
                                                   Table 8. Pin  muxing (continued)                                                 SPC56ELx, SPC564Lx

                                                                                                          Pad           Pin #

            Port                        Alternate  Output        Input      Input mux  Weak pull      speed(1)

            name   PCR      Peripheral  output     mux sel       functions  select     config during

                                        function                                       reset          SRC  SRC     100  144    257

                                                                                                      =1       =0  pkg  pkg    pkg

                            SIUL        GPIO[22]   ALT0          GPIO[22]   —

            B[6]   PCR[22]  MC_CGM      clk_out    ALT1          —          —          —              F        S   96   138    B3

                            DSPI_2      CS2        ALT2          —          —

                            SIUL        —                        EIRQ[18]   —

                            SIUL        —          ALT0          GPI[23]    —

            B[7]   PCR[23]  LINFlexD_0  —          —             RXD        PSMI[31];  —              —        —   30   43     R5

                                                                            PADSEL=1

DocID15457                  ADC_0       —          —             AN[0](3)   —

                            SIUL        —          ALT0          GPI[24]    —

            B[8]   PCR[24]  eTimer_0    —          —             ETC[5]     PSMI[8];   —              —        —   31   47     P7

Rev                                                                         PADSEL=2

12                          ADC_0       —          —             AN[1](3)   —

                            SIUL        —          ALT0          GPI[25]    —                                                       Package

            B[9]   PCR[25]  ADC_0       —          —             AN[11](3)  —          —              —        —   35   52     U7

                            ADC_1

                            SIUL        —          ALT0          GPI[26]    —                                                       pinouts

            B[10]  PCR[26]  ADC_0       —          —             AN[12](3)  —          —              —        —   36   53     R8

                            ADC_1                                                                                                   and

                            SIUL        —          ALT0          GPI[27]    —                                                       signal

            B[11]  PCR[27]  ADC_0       —          —             AN[13](3)  —          —              —        —   37   54     T8

                            ADC_1                                                                                                   descriptions

                            SIUL        —          ALT0          GPI[28]    —

81/165      B[12]  PCR[28]  ADC_0       —          —             AN[14](3)  —          —              —        —   38   55     U8

                            ADC_1
82/165                                             Table 8. Pin  muxing (continued)                                                 Package

                                                                                                          Pad           Pin #

            Port                        Alternate  Output        Input      Input mux  Weak pull      speed(1)

            name   PCR      Peripheral  output     mux sel       functions  select     config during                                pinouts

                                        function                                       reset          SRC  SRC     100  144    257

                                                                                                      =1       =0  pkg  pkg    pkg

                            SIUL        —          ALT0          GPI[29]    —                                                       and

            B[13]  PCR[29]  LINFlexD_1  —          —             RXD        PSMI[32];  —              —        —   43   60     R10  signal

                                                                            PADSEL=0

                            ADC_1       —          —             AN[0](3)   —

                            SIUL        —          ALT0          GPI[30]    —                                                       descriptions

                            eTimer_0    —          —             ETC[4]     PSMI[7];

            B[14]  PCR[30]                                                  PADSEL=2   —              —        —   44   64     P11

DocID15457                  SIUL        —          —             EIRQ[19]   —

                            ADC_1       —          —             AN[1](3)   —

                            SIUL        —          ALT0          GPI[31]    —

Rev         B[15]  PCR[31]  SIUL        —          —             EIRQ[20]   —          —              —        —   —    62     R11

12                          ADC_1       —          —             AN[2](3)   —

                                                                 Port C

            C[0]   PCR[32]  SIUL        —          ALT0          GPI[32]    —          —              —        —   45   66     R12

                            ADC_1       —          —             AN[3](3)   —

            C[1]   PCR[33]  SIUL        —          ALT0          GPI[33]    —          —              —        —   —    41     T4

                            ADC_0       —          —             AN[2](3)   —

            C[2]   PCR[34]  SIUL        —          ALT0          GPI[34]    —          —              —        —   —    45     U5   SPC56ELx, SPC564Lx

                            ADC_0       —          —             AN[3](3)   —
                                                  Table 8. Pin  muxing (continued)                                                 SPC56ELx, SPC564Lx

                                                                                                         Pad           Pin #

            Port                       Alternate  Output        Input      Input mux  Weak pull      speed(1)

            name  PCR      Peripheral  output     mux sel       functions  select     config during

                                       function                                       reset          SRC  SRC     100  144    257

                                                                                                     =1       =0  pkg  pkg    pkg

                           SIUL        GPIO[36]   ALT0          GPIO[36]   —

                           DSPI_0      CS0        ALT1          CS0        —

            C[4]  PCR[36]  FlexPWM_0   X[1]       ALT2          X[1]       PSMI[28];  —              M        S   5    11     H3

                                                                           PADSEL=0

                           SSCM        DEBUG[4]   ALT3          —          —

                           SIUL        —          —             EIRQ[22]   —

                           SIUL        GPIO[37]   ALT0          GPIO[37]   —

DocID15457                 DSPI_0      SCK        ALT1          SCK        —

            C[5]  PCR[37]  SSCM        DEBUG[5]   ALT3          —          —          —              M        S   7    13     G3

                           FlexPWM_0   —          —             FAULT[3]   PSMI[19];

Rev                                                                        PADSEL=0

12                         SIUL        —          —             EIRQ[23]   —

                           SIUL        GPIO[38]   ALT0          GPIO[38]   —                                                       Package

                           DSPI_0      SOUT       ALT1          —          —

            C[6]  PCR[38]  FlexPWM_0   B[1]       ALT2          B[1]       PSMI[25];  —              M        S   98   142    D4   pinouts

                                                                           PADSEL=0

                           SSCM        DEBUG[6]   ALT3          —          —

                           SIUL        —          —             EIRQ[24]   —                                                       and

                           SIUL        GPIO[39]   ALT0          GPIO[39]   —                                                       signal

                           FlexPWM_0   A[1]       ALT2          A[1]       PSMI[21];

            C[7]  PCR[39]                                                  PADSEL=0   —              M        S   9    15     K4   descriptions

                           SSCM        DEBUG[7]   ALT3          —          —

83/165                     DSPI_0      —          —             SIN        —
84/165                                             Table 8. Pin  muxing (continued)                                                 Package

                                                                                                          Pad           Pin #

            Port                        Alternate  Output        Input      Input mux  Weak pull      speed(1)

            name   PCR      Peripheral  output     mux sel       functions  select     config during                                pinouts

                                        function                                       reset          SRC  SRC     100  144    257

                                                                                                      =1       =0  pkg  pkg    pkg

                            SIUL        GPIO[42]   ALT0          GPIO[42]   —                                                       and

                            DSPI_2      CS2        ALT1          —          —                                                       signal

            C[10]  PCR[42]  FlexPWM_0   A[3]       ALT3          A[3]       PSMI[23];  —              M        S   78   111    A15

                                                                            PADSEL=1

                            FlexPWM_0   —          —             FAULT[1]   PSMI[17];                                               descriptions

                                                                            PADSEL=0

                            SIUL        GPIO[43]   ALT0          GPIO[43]   —

DocID15457  C[11]  PCR[43]  eTimer_0    ETC[4]     ALT1          ETC[4]     PSMI[7];   —              M        S   55   80     M14

                                                                            PADSEL=1

                            DSPI_2      CS2        ALT2          —          —

                            SIUL        GPIO[44]   ALT0          GPIO[44]   —

Rev         C[12]  PCR[44]  eTimer_0    ETC[5]     ALT1          ETC[5]     PSMI[8];   —              M        S   56   82     N15

12                                                                          PADSEL=0

                            DSPI_2      CS3        ALT2          —          —

                            SIUL        GPIO[45]   ALT0          GPIO[45]   —

                            eTimer_1    ETC[1]     ALT1          ETC[1]     PSMI[10];

                                                                            PADSEL=0

            C[13]  PCR[45]  CTU_0       —          —             EXT_IN     PSMI[0];   —              M        S   71   101    F15

                                                                            PADSEL=0                                                SPC56ELx, SPC564Lx

                            FlexPWM_0   —          —             EXT_SYNC   PSMI[15];

                                                                            PADSEL=0

                            SIUL        GPIO[46]   ALT0          GPIO[46]   —

            C[14]  PCR[46]  eTimer_1    ETC[2]     ALT1          ETC[2]     PSMI[11];  —              M        S   72   103    E15

                                                                            PADSEL=1

                            CTU_0       EXT_TGR    ALT2          —          —
                                                   Table 8. Pin  muxing (continued)                                                 SPC56ELx, SPC564Lx

                                                                                                          Pad           Pin #

            Port                        Alternate  Output        Input      Input mux  Weak pull      speed(1)

            name   PCR      Peripheral  output     mux sel       functions  select     config during

                                        function                                       reset          SRC  SRC     100  144    257

                                                                                                      =1       =0  pkg  pkg    pkg

                            SIUL        GPIO[47]   ALT0          GPIO[47]   —

                            FlexRay     CA_TR_EN   ALT1          —          —

                            eTimer_1    ETC[0]     ALT2          ETC[0]     PSMI[9];

                                                                            PADSEL=1

            C[15]  PCR[47]  FlexPWM_0   A[1]       ALT3          A[1]       PSMI[21];  —              SYM      S   85   124    A8

                                                                            PADSEL=1

                            CTU_0       —          —             EXT_IN     PSMI[0];

                                                                            PADSEL=1

DocID15457                  FlexPWM_0   —          —             EXT_SYNC   PSMI[15];

                                                                            PADSEL=1

                                                                 Port D

Rev                         SIUL        GPIO[48]   ALT0          GPIO[48]   —

12                          FlexRay     CA_TX      ALT1          —          —                                                       Package

            D[0]   PCR[48]  eTimer_1    ETC[1]     ALT2          ETC[1]     PSMI[10];  —              SYM      S   86   125    B8

                                                                            PADSEL=1

                            FlexPWM_0   B[1]       ALT3          B[1]       PSMI[25];                                               pinouts

                                                                            PADSEL=1

                            SIUL        GPIO[49]   ALT0          GPIO[49]   —

                            eTimer_1    ETC[2]     ALT2          ETC[2]     PSMI[11];                                               and

            D[1]   PCR[49]                                                  PADSEL=2   —              M        S   3    3      E3

                            CTU_0       EXT_TGR    ALT3          —          —                                                       signal

                            FlexRay     —          —             CA_RX      —                                                       descriptions

85/165
86/165                                            Table 8. Pin  muxing (continued)                                                 Package

                                                                                                         Pad           Pin #

            Port                       Alternate  Output        Input      Input mux  Weak pull      speed(1)

            name  PCR      Peripheral  output     mux sel       functions  select     config during                                pinouts

                                       function                                       reset          SRC  SRC     100  144    257

                                                                                                     =1       =0  pkg  pkg    pkg

                           SIUL        GPIO[50]   ALT0          GPIO[50]   —                                                       and

                           eTimer_1    ETC[3]     ALT2          ETC[3]     PSMI[12];                                               signal

            D[2]  PCR[50]                                                  PADSEL=1   —              M        S   —    140    C5

                           FlexPWM_0   X[3]       ALT3          X[3]       PSMI[30];

                                                                           PADSEL=0                                                descriptions

                           FlexRay     —          —             CB_RX      —

                           SIUL        GPIO[51]   ALT0          GPIO[51]   —

DocID15457                 FlexRay     CB_TX      ALT1          —          —

            D[3]  PCR[51]  eTimer_1    ETC[4]     ALT2          ETC[4]     PSMI[13];  —              SYM      S   89   128    A7

                                                                           PADSEL=1

                           FlexPWM_0   A[3]       ALT3          A[3]       PSMI[23];

Rev                                                                        PADSEL=2

12                         SIUL        GPIO[52]   ALT0          GPIO[52]   —

                           FlexRay     CB_TR_EN   ALT1          —          —

            D[4]  PCR[52]  eTimer_1    ETC[5]     ALT2          ETC[5]     PSMI[14];  —              SYM      S   90   129    B7

                                                                           PADSEL=2

                           FlexPWM_0   B[3]       ALT3          B[3]       PSMI[27];

                                                                           PADSEL=2

                           SIUL        GPIO[53]   ALT0          GPIO[53]   —                                                       SPC56ELx, SPC564Lx

            D[5]  PCR[53]  DSPI_0      CS3        ALT1          —          —          —              M        S   22   33     N3

                           FlexPWM_0   —          —             FAULT[2]   PSMI[18];

                                                                           PADSEL=0
                                                      Table 8. Pin  muxing (continued)                                                 SPC56ELx, SPC564Lx

                                                                                                             Pad           Pin #

            Port                       Alternate      Output        Input      Input mux  Weak pull      speed(1)

            name  PCR      Peripheral  output         mux sel       functions  select     config during

                                       function                                           reset          SRC  SRC     100  144    257

                                                                                                         =1       =0  pkg  pkg    pkg

                           SIUL        GPIO[54]       ALT0          GPIO[54]   —

                           DSPI_0      CS2            ALT1          —          —

            D[6]  PCR[54]  FlexPWM_0   X[3]           ALT3          X[3]       PSMI[30];  —              M        S   23   34     P3

                                                                               PADSEL=1

                           FlexPWM_0   —              —             FAULT[1]   PSMI[17];

                                                                               PADSEL=1

                           SIUL        GPIO[55]       ALT0          GPIO[55]   —

DocID15457  D[7]  PCR[55]  DSPI_1      CS3            ALT1          —          —          —              M        S   26   37     R4

                           DSPI_0      CS4            ALT3          —          —

                           SWG         analog output  —             —          —

Rev                        SIUL        GPIO[56]       ALT0          GPIO[56]   —

12                         DSPI_1      CS2            ALT1          —          —

                           eTimer_1    ETC[4]         ALT2          ETC[4]     PSMI[13];                                               Package

            D[8]  PCR[56]                                                      PADSEL=2   —              M        S   21   32     M3

                           DSPI_0      CS5            ALT3          —          —

                           FlexPWM_0   —              —             FAULT[3]   PSMI[19];                                               pinouts

                                                                               PADSEL=1

                           SIUL        GPIO[57]       ALT0          GPIO[57]   —                                                       and

            D[9]  PCR[57]  FlexPWM_0   X[0]           ALT1          X[0]       —          —              M        S   15   26     L3

                           LINFlexD_1  TXD            ALT2          —          —                                                       signal

87/165                                                                                                                                 descriptions
88/165                                             Table 8. Pin  muxing (continued)                                                 Package

                                                                                                          Pad           Pin #

            Port                        Alternate  Output        Input      Input mux  Weak pull      speed(1)

            name   PCR      Peripheral  output     mux sel       functions  select     config during                                pinouts

                                        function                                       reset          SRC  SRC     100  144    257

                                                                                                      =1       =0  pkg  pkg    pkg

                            SIUL        GPIO[58]   ALT0          GPIO[58]   —                                                       and

                            FlexPWM_0   A[0]       ALT1          A[0]       PSMI[20];                                               signal

            D[10]  PCR[58]                                                  PADSEL=1   —              M        S   53   76     T15

                            eTimer_0    —          —             ETC[0]     PSMI[35];

                                                                            PADSEL=1                                                descriptions

                            SIUL        GPIO[59]   ALT0          GPIO[59]   —

                            FlexPWM_0   B[0]       ALT1          B[0]       PSMI[24];

            D[11]  PCR[59]                                                  PADSEL=1   —              M        S   54   78     R16

DocID15457                  eTimer_0    —          —             ETC[1]     PSMI[36];

                                                                            PADSEL=1

                            SIUL        GPIO[60]   ALT0          GPIO[60]

Rev                         FlexPWM_0   X[1]       ALT1          X[1]       PSMI[28];

12          D[12]  PCR[60]                                                  PADSEL=1   —              M        S   70   99     G14

                            LINFlexD_1  —          —             RXD        PSMI[32];

                                                                            PADSEL=1

                            SIUL        GPIO[62]   ALT0          GPIO[62]   —

                            FlexPWM_0   B[1]       ALT1          B[1]       PSMI[25];

            D[14]  PCR[62]                                                  PADSEL=2   —              M        S   73   105    D16

                            eTimer_0    —          —             ETC[3]     PSMI[38];

                                                                            PADSEL=1                                                SPC56ELx, SPC564Lx

                                                                 Port E

            E[0]   PCR[64]  SIUL        —          ALT0          GPI[64]    —          —              —        —   46   68     T13

                            ADC_1       —          —             AN[5](3)   —

            E[2]   PCR[66]  SIUL        —          ALT0          GPI[66]    —          —              —        —   32   49     U6

                            ADC_0       —          —             AN[5](3)   —
                                                   Table 8. Pin  muxing (continued)                                                 SPC56ELx, SPC564Lx

                                                                                                          Pad           Pin #

            Port                        Alternate  Output        Input      Input mux  Weak pull      speed(1)

            name   PCR      Peripheral  output     mux sel       functions  select     config during

                                        function                                       reset          SRC  SRC     100  144    257

                                                                                                      =1       =0  pkg  pkg    pkg

            E[4]   PCR[68]  SIUL        —          ALT0          GPI[68]    —          —              —        —   —    42     U4

                            ADC_0       —          —             AN[7](3)   —

            E[5]   PCR[69]  SIUL        —          ALT0          GPI[69]    —          —              —        —   —    44     T5

                            ADC_0       —          —             AN[8](3)   —

            E[6]   PCR[70]  SIUL        —          ALT0          GPI[70]    —          —              —        —   —    46     R6

                            ADC_0       —          —             AN[4](3)   —

            E[7]   PCR[71]  SIUL        —          ALT0          GPI[71]    —          —              —        —   —    48     T6

DocID15457                  ADC_0       —          —             AN[6](3)   —

            E[9]   PCR[73]  SIUL        —          ALT0          GPI[73]    —          —              —        —   —    61     T10

                            ADC_1       —          —             AN[7](3)   —

Rev         E[10]  PCR[74]  SIUL        —          ALT0          GPI[74]    —          —              —        —   —    63     T11

12                          ADC_1       —          —             AN[8](3)   —                                                       Package

            E[11]  PCR[75]  SIUL        —          ALT0          GPI[75]    —          —              —        —   —    65     U11

                            ADC_1       —          —             AN[4](3)   —

            E[12]  PCR[76]  SIUL        —          ALT0          GPI[76]    —          —              —        —   —    67     T12  pinouts

                            ADC_1       —          —             AN[6](3)   —

                            SIUL        GPIO[77]   ALT0          GPIO[77]   —                                                       and

                            eTimer_0    ETC[5]     ALT1          ETC[5]     PSMI[8];                                                signal

            E[13]  PCR[77]                                                  PADSEL=1   —              M        S   —    117    D12

                            DSPI_2      CS3        ALT2          —          —                                                       descriptions

                            SIUL        —          —             EIRQ[25]   —

89/165
90/165                                             Table 8. Pin  muxing (continued)                                                 Package

                                                                                                          Pad           Pin #

            Port                        Alternate  Output        Input      Input mux  Weak pull      speed(1)

            name   PCR      Peripheral  output     mux sel       functions  select     config during                                pinouts

                                        function                                       reset          SRC  SRC     100  144    257

                                                                                                      =1       =0  pkg  pkg    pkg

                            SIUL        GPIO[78]   ALT0          GPIO[78]   —                                                       and

            E[14]  PCR[78]  eTimer_1    ETC[5]     ALT1          ETC[5]     PSMI[14];  —              M        S   —    119    B12  signal

                                                                            PADSEL=3

                            SIUL        —          —             EIRQ[26]   —

                            SIUL        GPIO[79]   ALT0          GPIO[79]   —                                                       descriptions

            E[15]  PCR[79]  DSPI_0      CS1        ALT1          —          —          —              M        S   —    121    B11

                            SIUL        —          —             EIRQ[27]   —

DocID15457                                                       Port F

                            SIUL        GPIO[80]   ALT0          GPIO[80]   —

                            FlexPWM_0   A[1]       ALT1          A[1]       PSMI[21];

Rev         F[0]   PCR[80]                                                  PADSEL=2   —              M        S   —    133    D7

12                          eTimer_0    —          —             ETC[2]     PSMI[37];

                                                                            PADSEL=1

                            SIUL        —          —             EIRQ[28]   —

            F[3]   PCR[83]  SIUL        GPIO[83]   ALT0          GPIO[83]   —          —              M        S   —    139    B5

                            DSPI_0      CS6        ALT1          —          —

            F[4]   PCR[84]  SIUL        GPIO[84]   ALT0          GPIO[84]   —          —              F        S   —    4      D2

                            NPC         MDO[3]     ALT2          —          —                                                       SPC56ELx, SPC564Lx

            F[5]   PCR[85]  SIUL        GPIO[85]   ALT0          GPIO[85]   —          —              F        S   —    5      D1

                            NPC         MDO[2]     ALT2          —          —

            F[6]   PCR[86]  SIUL        GPIO[86]   ALT0          GPIO[86]   —          —              F        S   —    8      E2

                            NPC         MDO[1]     ALT2          —          —
                                                   Table 8. Pin  muxing (continued)                                                 SPC56ELx, SPC564Lx

                                                                                                          Pad           Pin #

            Port                        Alternate  Output        Input      Input mux  Weak pull      speed(1)

            name   PCR      Peripheral  output     mux sel       functions  select     config during

                                        function                                       reset          SRC  SRC     100  144    257

                                                                                                      =1       =0  pkg  pkg    pkg

            F[7]   PCR[87]  SIUL        GPIO[87]   ALT0          GPIO[87]   —          —              F        S   —    19     J1

                            NPC         MCKO       ALT2          —          —

            F[8]   PCR[88]  SIUL        GPIO[88]   ALT0          GPIO[88]   —          —              F        S   —    20     K2

                            NPC         MSEO[1]    ALT2          —          —

            F[9]   PCR[89]  SIUL        GPIO[89]   ALT0          GPIO[89]   —          —              F        S   —    23     K1

                            NPC         MSEO[0]    ALT2          —          —

            F[10]  PCR[90]  SIUL        GPIO[90]   ALT0          GPIO[90]   —          —              F        S   —    24     L1

DocID15457                  NPC         EVTO       ALT2          —          —

            F[11]  PCR[91]  SIUL        GPIO[91]   ALT0          GPIO[91]   —          —              M        S   —    25     L2

                            NPC         —          ALT2          EVTI       —

Rev                         SIUL        GPIO[92]   ALT0          GPIO[92]   —

12                                                                          PSMI[12];                                               Package

            F[12]  PCR[92]  eTimer_1    ETC[3]     ALT1          ETC[3]     PADSEL=2   —              M        S   —    106    C17

                            SIUL        —          —             EIRQ[30]   —

                            SIUL        GPIO[93]   ALT0          GPIO[93]   —                                                       pinouts

            F[13]  PCR[93]  eTimer_1    ETC[4]     ALT1          ETC[4]     PSMI[13];  —              M        S   —    112    B14

                                                                            PADSEL=3

                            SIUL        —          —             EIRQ[31]   —                                                       and

            F[14]  PCR[94]  SIUL        GPIO[94]   ALT0          GPIO[94]   —          —              M        S   —    115    C13  signal

                            LINFlexD_1  TXD        ALT1          —          —

                            SIUL        GPIO[95]   ALT0          GPIO[95]   —                                                       descriptions

            F[15]  PCR[95]  LINFlexD_1  —          —             RXD        PSMI[32];  —              M        S   —    113    D13

91/165                                                                      PADSEL=2
92/165                                              Table 8. Pin  muxing (continued)                                                 Package

                                                                                                           Pad           Pin #

            Port                         Alternate  Output        Input      Input mux  Weak pull      speed(1)

            name   PCR       Peripheral  output     mux sel       functions  select     config during                                pinouts

                                         function                                       reset          SRC  SRC     100  144    257

                                                                                                       =1       =0  pkg  pkg    pkg

                                                                  FCCU                                                               and

            FCCU_  —         FCCU        F[0]       ALT0          F[0]       —          —              S        S   27   38     R2   signal

            F[0]

            FCCU_  —         FCCU        F[1]       ALT0          F[1]       —          —              S        S   97   141    C4

            F[1]                                                                                                                     descriptions

                                                                  Port G

                             SIUL        GPIO[98]   ALT0          GPIO[98]   —

DocID15457  G[2]   PCR[98]   FlexPWM_0   X[2]       ALT1          X[2]       PSMI[29];  —              M        S   —    102    E16

                                                                             PADSEL=1

                             DSPI_1      CS1        ALT2          —          —

                             SIUL        GPIO[99]   ALT0          GPIO[99]   —

Rev                          FlexPWM_0   A[2]       ALT1          A[2]       PSMI[22];

12          G[3]   PCR[99]                                                   PADSEL=2   —              M        S   —    104    D17

                             eTimer_0    —          —             ETC[4]     PSMI[7];

                                                                             PADSEL=3

                             SIUL        GPIO[100]  ALT0          GPIO[100]  —

                             FlexPWM_0   B[2]       ALT1          B[2]       PSMI[26];

            G[4]   PCR[100]                                                  PADSEL=2   —              M        S   —    100    F17

                             eTimer_0    —          —             ETC[5]     PSMI[8];                                                SPC56ELx, SPC564Lx

                                                                             PADSEL=3

                             SIUL        GPIO[101]  ALT0          GPIO[101]  —

            G[5]   PCR[101]  FlexPWM_0   X[3]       ALT1          X[3]       PSMI[30];  —              M        S   —    85     N17

                                                                             PADSEL=2

                             DSPI_2      CS3        ALT2          —          —
                                                    Table 8. Pin  muxing (continued)                                                 SPC56ELx, SPC564Lx

                                                                                                           Pad           Pin #

            Port                         Alternate  Output        Input      Input mux  Weak pull      speed(1)

            name   PCR       Peripheral  output     mux sel       functions  select     config during

                                         function                                       reset          SRC  SRC     100  144    257

                                                                                                       =1       =0  pkg  pkg    pkg

                             SIUL        GPIO[102]  ALT0          GPIO[102]  —

            G[6]   PCR[102]  FlexPWM_0   A[3]       ALT1          A[3]       PSMI[23];  —              M        S   —    98     G17

                                                                             PADSEL=3

                             SIUL        GPIO[103]  ALT0          GPIO[103]

            G[7]   PCR[103]  FlexPWM_0   B[3]       ALT1          B[3]       PSMI[27];  —              M        S   —    83     P17

                                                                             PADSEL=3

                             SIUL        GPIO[104]  ALT0          GPIO[104]  —

DocID15457                   FlexRay     DBG0       ALT1          —          —

            G[8]   PCR[104]  DSPI_0      CS1        ALT2          —          —          —              M        S   —    81     P16

                             FlexPWM_0   —          —             FAULT[0]   PSMI[16];

                                                                             PADSEL=2

Rev                          SIUL        —          —             EIRQ[21]   —

12                           SIUL        GPIO[105]  ALT0          GPIO[105]  —                                                       Package

                             FlexRay     DBG1       ALT1          —          —

            G[9]   PCR[105]  DSPI_1      CS1        ALT2          —          —          —              M        S   —    79     R17

                             FlexPWM_0   —          —             FAULT[1]   PSMI[17];                                               pinouts

                                                                             PADSEL=2

                             SIUL        —          —             EIRQ[29]   —                                                       and

                             SIUL        GPIO[106]  ALT0          GPIO[106]  —

                             FlexRay     DBG2       ALT1          —          —                                                       signal

            G[10]  PCR[106]  DSPI_2      CS3        ALT2          —          —          —              M        S   —    77     P15

                             FlexPWM_0   —          —             FAULT[2]   PSMI[18];                                               descriptions

                                                                             PADSEL=1

93/165
94/165                                              Table 8. Pin  muxing (continued)                                                 Package

                                                                                                           Pad           Pin #

            Port                         Alternate  Output        Input      Input mux  Weak pull      speed(1)

            name   PCR       Peripheral  output     mux sel       functions  select     config during                                pinouts

                                         function                                       reset          SRC  SRC     100  144    257

                                                                                                       =1       =0  pkg  pkg    pkg

                             SIUL        GPIO[107]  ALT0          GPIO[107]  —                                                       and

            G[11]  PCR[107]  FlexRay     DBG3       ALT1          —          —          —              M        S   —    75     U15  signal

                             FlexPWM_0   —          —             FAULT[3]   PSMI[19];

                                                                             PADSEL=2

            G[12]  PCR[108]  SIUL        GPIO[108]  ALT0          GPIO[108]  —          —              F        S   —    —      F2   descriptions

                             NPC         MDO[11]    ALT2          —          —

            G[13]  PCR[109]  SIUL        GPIO[109]  ALT0          GPIO[109]  —          —              F        S   —    —      H1

DocID15457                   NPC         MDO[10]    ALT2          —          —

            G[14]  PCR[110]  SIUL        GPIO[110]  ALT0          GPIO[110]  —          —              F        S   —    —      A6

                             NPC         MDO[9]     ALT2          —          —

Rev         G[15]  PCR[111]  SIUL        GPIO[111]  ALT0          GPIO[111]  —          —              F        S   —    —      J2

12                           NPC         MDO[8]     ALT2          —          —

                                                                  Port H

            H[0]   PCR[112]  SIUL        GPIO[112]  ALT0          GPIO[112]  —          —              F        S   —    —      A5

                             NPC         MDO[7]     ALT2          —          —

            H[1]   PCR[113]  SIUL        GPIO[113]  ALT0          GPIO[113]  —          —              F        S   —    —      F1

                             NPC         MDO[6]     ALT2          —          —

            H[2]   PCR[114]  SIUL        GPIO[114]  ALT0          GPIO[114]  —          —              F        S   —    —      A4   SPC56ELx, SPC564Lx

                             NPC         MDO[5]     ALT2          —          —

            H[3]   PCR[115]  SIUL        GPIO[115]  ALT0          GPIO[115]  —          —              F        S   —    —      G1

                             NPC         MDO[4]     ALT2          —          —
                                                    Table 8. Pin  muxing (continued)                                                 SPC56ELx, SPC564Lx

                                                                                                           Pad           Pin #

            Port                         Alternate  Output        Input      Input mux  Weak pull      speed(1)

            name   PCR       Peripheral  output     mux sel       functions  select     config during

                                         function                                       reset          SRC  SRC     100  144    257

                                                                                                       =1       =0  pkg  pkg    pkg

                             SIUL        GPIO[116]  ALT0          GPIO[116]  —

            H[4]   PCR[116]  FlexPWM_1   X[0]       ALT1          X[0]       —          —              M        S   —    —      L16

                             eTimer_2    ETC[0]     ALT2          ETC[0]     PSMI[39];

                                                                             PADSEL=0

                             SIUL        GPIO[117]  ALT0          GPIO[117]  —

            H[5]   PCR[117]  FlexPWM_1   A[0]       ALT1          A[0]       —          —              M        S   —    —      M17

                             DSPI_0      CS4        ALT3          —          —

DocID15457                   SIUL        GPIO[118]  ALT0          GPIO[118]  —

            H[6]   PCR[118]  FlexPWM_1   B[0]       ALT1          B[0]       —          —              M        S   —    —      H17

                             DSPI_0      CS5        ALT3          —          —

Rev                          SIUL        GPIO[119]  ALT0          GPIO[119]  —

12          H[7]   PCR[119]  FlexPWM_1   X[1]       ALT1          X[1]       —          —              M        S   —    —      K16  Package

                             eTimer_2    ETC[1]     ALT2          ETC[1]     PSMI[40];

                                                                             PADSEL=0

                             SIUL        GPIO[120]  ALT0          GPIO[120]  —                                                       pinouts

            H[8]   PCR[120]  FlexPWM_1   A[1]       ALT1          A[1]       —          —              M        S   —    —      K15

                             DSPI_0      CS6        ALT3          —          —

                             SIUL        GPIO[121]  ALT0          GPIO[121]  —                                                       and

            H[9]   PCR[121]  FlexPWM_1   B[1]       ALT1          B[1]       —          —              M        S   —    —      G16  signal

                             DSPI_0      CS7        ALT3          —          —

                             SIUL        GPIO[122]  ALT0          GPIO[122]  —                                                       descriptions

            H[10]  PCR[122]  FlexPWM_1   X[2]       ALT1          X[2]       —          —              M        S   —    —      A11

95/165                       eTimer_2    ETC[2]     ALT2          ETC[2]     —
96/165                                              Table 8. Pin  muxing (continued)                                                 Package

                                                                                                           Pad           Pin #

            Port                         Alternate  Output        Input      Input mux  Weak pull      speed(1)

            name   PCR       Peripheral  output     mux sel       functions  select     config during                                pinouts

                                         function                                       reset          SRC  SRC     100  144    257

                                                                                                       =1       =0  pkg  pkg    pkg

            H[11]  PCR[123]  SIUL        GPIO[123]  ALT0          GPIO[123]  —          —              M        S   —    —      C11  and

                             FlexPWM_1   A[2]       ALT1          A[2]       —                                                       signal

            H[12]  PCR[124]  SIUL        GPIO[124]  ALT0          GPIO[124]  —          —              M        S   —    —      B10

                             FlexPWM_1   B[2]       ALT1          B[2]       —                                                       descriptions

                             SIUL        GPIO[125]  ALT0          GPIO[125]  —

            H[13]  PCR[125]  FlexPWM_1   X[3]       ALT1          X[3]       —          —              M        S   —    —      G15

                             eTimer_2    ETC[3]     ALT2          ETC[3]     PSMI[42];

DocID15457                                                                   PADSEL=0

                             SIUL        GPIO[126]  ALT0          GPIO[126]  —

            H[14]  PCR[126]  FlexPWM_1   A[3]       ALT1          A[3]       —          —              M        S   —    —      A12

Rev                          eTimer_2    ETC[4]     ALT2          ETC[4]     —

12                           SIUL        GPIO[127]  ALT0          GPIO[127]  —

            H[15]  PCR[127]  FlexPWM_1   B[3]       ALT1          B[3]       —          —              M        S   —    —      J17

                             eTimer_2    ETC[5]     ALT2          ETC[5]     —

                                                                  Port I

                             SIUL        GPIO[128]  ALT0          GPIO[128]  —

                             eTimer_2    ETC[0]     ALT1          ETC[0]     PSMI[39];

            I[0]   PCR[128]                                                  PADSEL=1   —              M        S   —    —      C9   SPC56ELx, SPC564Lx

     &nb