电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

KM68257C-15

器件型号:KM68257C-15
厂商名称:SAMSUNG
厂商官网:
下载文档

器件描述

32Kx8 Bit High Speed Static RAM(5V Operating(, Evolutionary Pin out. Operated at Commercial Temperature Range.

文档预览

KM68257C-15器件文档内容

KM68257C/CL                                                                  PRELIMINARY
                                                                               CMOS SRAM

Document Title

       32Kx8 Bit High Speed Static RAM(5V Operating), Evolutionary Pin out.
       Operated at Commercial Temperature Range.

Revision History

Rev No.   History                                                            Draft Data       Remark

Rev. 0.0  Initial release with Preliminary.                                  Apr. 1st, 1994   Preliminary
Rev. 1.0                                                                     May 14th,1994    Final
          Release to final Data Sheet.
          1. Delete Preliminary

Rev. 2.0  Update A.C parameters                                              Oct. 4th, 1994   Final
Rev. 3.0                                                                     Feb. 22th, 1996  Final
          2.1. Updated A.C parameters

             Items   Previous spec.                        Updated spec.
                    (12/15/20ns part)                     (12/15/20ns part)

             tOE                 - / 8/10ns               - / 7 /9 ns

             tCW                 - /12/ - ns              - /11/ - ns

             tHZ                 8/10/10ns                6/7/8ns

             tOHZ                - / 8 / - ns             - / 7 / - ns

             tDW                 - / 9 / - ns             - / 8 / - ns

          2.2. Add Voh1=3.95V with the test condition as Vcc=5V�5% at 25�C

          3.1. Add 28-TSOP1 Package.
          3.2. Add L-version.
          3.3. Add Data Rentention Characteristics.

The attached data sheets are prepared and approved by SAMSUNG Electronics. SAMSUNG Electronics CO., LTD. reserve the right
to change the specifications. SAMSUNG Electronics will evaluate and reply to your requests and questions on the parameters of this
device. If you have any questions, please contact the SAMSUNG branch office near your office, call or contact Headquarters.

                                                     -1-                                             Rev 3.0

                                                                                              February-1996
KM68257C/CL                                                                               PRELIMINARY
                                                                                            CMOS SRAM

32K x 8 Bit High-Speed CMOS Static RAM

FEATURES                                                    GENERAL DESCRIPTION

�� Fast Access Time 12, 15, 20��(Max.)                      The KM68257C is a 262,144-bit high-speed Static Random
                                                            Access Memory organized as 32,768 words by 8 bits. The
�� Low Power Dissipation                                    KM68257C uses 8 common input and output lines and has an
                                                            output enable pin which operates faster than address access
   Standby (TTL) : 40��(Max.)                               time at read cycle. The device is fabricated using SAMSUNG's
             (CMOS) : 2��(Max.)                             advanced CMOS process and designed for high-speed circuit
                        0.1��(Max.)- L-ver. only            technology. It is particularly well suited for use in high-density
                                                            high-speed system applications. The KM68257C is packaged in
  Operating KM68257C/CL - 12 : 165��(Max.)                  a 300 mil 28-pin plastic DIP, SOJ or TSOP1 forward.
               KM68257C/CL - 15 : 150��(Max.)
               KM68257C/CL - 20 : 140��(Max.)               PIN CONFIGURATION(Top View)

�� Single 5.0V�10% Power Supply                             OE        1                      28        A10
�� TTL Compatible Inputs and Outputs
�� I/O Compatible with 3.3V Device                          A11       2                      27        CS
�� Fully Static Operation
                                                            A9        3                      26        I/O8
   - No Clock or Refresh required
�� Three State Outputs                                      A8        4                      25        I/O7
�� Low Data Retention Voltage : 2V(Min.)- L-ver. only
�� Standard Pin Configuration                               A13       5                      24        I/O6

                 KM68257C/CLP : 28-DIP-300                  WE        6                      23        I/O5
                 KM68257C/CLJ : 28-SOJ-300
                 KM68257C/CLTG : 28-TSOP1-0813, 4F          Vcc       7           TSOP1      22        I/O4

                                                            A14       8                      21        Vss

                                                            A12       9                      20        I/O3

FUNCTIONAL BLOCK DIAGRAM                                    A7        10                     19        I/O2

                                                            A6        11                     18        I/O1

                                                            A5        12                     17        A0

               Clk Gen.    Pre-Charge-Circuit               A4        13                     16        A1

                                                            A3        14                     15        A2

A3             Row Select  Memory Array                               A14 1                  28 Vcc
A4                            512 Rows                                A12 2                  27 WE
A5                                                                                SOJ/DIP    26 A13
A6                         64x8 Columns                                A7 3                  25 A8
A7             Data                                                    A6 4                  24 A9
A8             Cont.          I/O Circuit                              A5 5                  23 A11
A12                        Column Select                               A4 6                  22 OE
A13            CLK                                                     A3 7                  21 A10
A14            Gen.                                                    A2 8                  20 CS
                                                                       A1 9                  19 I/O8
  I/O1 ~ I/O8                                                          A0 10                 18 I/O7
                                                                      I/O1 11                17 I/O6
                                                                      I/O2 12                16 I/O5
                                                                      I/O3 13                15 I/O4
                                                                      Vss 14

                           A0 A1 A2 A9 A10 A11

                                                            PIN FUNCTION

CS                                                          Pin Name                     Pin Function

WE                                                          A0 - A14      Address Inputs

                                                            WE            Write Enable

OE                                                          CS            Chip Select

                                                            OE            Output Enable

                                                            I/O1 ~ I/O8 Data Inputs/Outputs

                                                            VCC           Power(+5.0V)

                                                            VSS           Ground

                                                       -2-                                                   Rev 3.0

                                                                                                       February-1996
KM68257C/CL                                                                                                        PRELIMINARY
                                                                                                                     CMOS SRAM

ABSOLUTE MAXIMUM RATINGS*

                   Parameter                          Symbol                                  Rating                          Unit

Voltage on Any Pin Relative to VSS                    VIN, VOUT                               -0.5 to 7.0                     V

Voltage on VCC Supply Relative to VSS                           VCC                           -0.5 to 7.0                     V

Power Dissipation                                               PD                            1.0                             W

Storage Temperature                                             TSTG                          -65 to 150                      �C

Operating Temperature                                           TA                            0 to 70                         �C

* Stresses greater than those listed under "Absolute Maximum Rating" may cause permanent damage to the device. This is a stress ra ting only and func-
  tional operation of the device at these at these or any other conditions above those indicated in the operating sections of thi s specification is not
  implied. Exposure to absolute maximum rating conditions for extended periods may affect reliability.

RECOMMENDED DC OPERATING CONDITIONS(TA=0 to 70�C)

Parameter                              Symbol                   Min                      Typ               Max                    Unit

Supply Voltage                            VCC                   4.5                      5.0                  5.5                   V

Ground                                    VSS                   0                        0                     0                    V
Input Low Voltage
                                           VIH                  2.2                      -                 VCC+0.5**                V

Input Low Voltage                          VIL                  -0.5*                    -                    0.8                   V

* VIL(Min) = -2.0(Pulse Width 10ns) for I20��
** VIH(Max) = VCC+2.0V(Pulse Width 10ns) for I20��

DC AND OPERATING CHARACTERISTICS(TA=0 to 70�C,VCC=5.0V�10% unless otherwise specified)

              Parameter             Symbol                              Test Conditions                    Min          Max            Unit
Input Leakage Current                   ILI         VIN = VSS to VCC
                                                    CS=VIH or OE=VIH or WE=VIL                             -2           2              �A
Output Leakage Current                 ILO          VOUT = VSS to VCC
                                                                                                           -2           2              �A

                                                    Min. Cycle, 100% Duty                     12ns         -            165
                                                    CS=VIL, VIN = VIH or VIL,
Operating Current                   ICC             IOUT=0mA                                  15ns         -            150            ��
Standby Current                     ISB
                                    ISB1            Min. Cycle, CS=VIH                        20ns         -            140

                                                    f=0MHz, CSVCC-0.2V,                                    -            40             ��
                                                    VINVCC-0.2V or VIN0.2V
                                                                                              Normal       -            2              ��

                                                                                              L-ver        -            0.1

Output Low Voltage Level             VOL            IOL=8mA                                                -            0.4             V
Output High Voltage Level            VOH            IOH=-4mA
                                    VOH1*           IOH1=0.1mA                                             2.4          -               V

                                                                                                           -            3.95            V

* VCC=5.0V�5% Temp.=25�C

CAPACITANCE*(TA =25�C, f=1.0MHz)

Item                                   Symbol                   Test Conditions               MIN                  Max              Unit

Input/Output Capacitance                   CI/O                       VI/O=0V                       -              8                pF

Input Capacitance                            CIN                       VIN=0V                       -              7                pF

* NOTE : Capacitance is sampled and not 100% tested.

                                                                -3-                                                                     Rev 3.0

                                                                                                                              February-1996
KM68257C/CL                                                                                       PRELIMINARY
                                                                                                    CMOS SRAM

AC CHARACTERISTICS(TA=0 to 70�C, VCC=5.0V�10%, unless otherwise noted.)

TEST CONDITIONS

              Parameter                                                          Value

Input Pulse Levels                                                               0V to 3V
Input Rise and Fall Times
                                                                                   3��

Input and Output timing Reference Levels                                         1.5V

Output Loads                                                                     See below

Output Loads(A)            +5V                              Output Loads(B)                          +5.0V
                           480                              for tHZ, tLZ, tWHZ, tOW, tOLZ & tOHZ     480
                DOUT
                 255       30pF*                                                 DOUT                5pF*
                                                                                  255

                                          * Including Scope and Jig Capacitance

READ CYCLE                                Symbol  KM68257C/CL-12  KM68257C/CL-15                  KM68257C/CL-20  Unit

                      Parameter                   Min       Max   Min                  Max        Min       Max

Read Cycle Time                          tRC     12        -     15                    -         20        -     ��
Address Access Time
Chip Select to Output                    tAA     -         12    -                     15        -         20    ��
Output Enable to Valid Output
Chip Enable to Low-Z Output Access       tCO     -         12    -                     15        -         20    ��
Output Enable to Low-Z Output
Chip Disable to High-Z Output            tOE     -         6     -                     7         -         9     ��
Output Disable to High-Z Output
Output Hold from Address Change          tLZ     3         -     3                     -         3         -     ��
Chip Selection to Power Up Time
Chip Selection to Power DownTime         tOLZ    0         -     0                     -         0         -     ��

                                          tHZ     0         6     0                     7         0         10    ��

                                          tOHZ    0         6     0                     7         0         10    ��

                                          tOH     3         -     3                     -         3         -     ��

                                          tPU     0         -     0                     -         0         -     ��

                                          tPD     -         12    -                     15        -         20    ��

                                                       -4-                                                        Rev 3.0

                                                                                                            February-1996
KM68257C/CL                                                                                        PRELIMINARY
                                                                                                     CMOS SRAM
WRITE CYCLE
                                 Symbol  KM68257C/CL-12                            KM68257C/CL-15  KM68257C/CL-20   Unit
                      Parameter
                                    tWC  Min       Max                             Min  Max        Min         Max  ��
Write Cycle Time                   tCW                                                                             ��
Chip Select to End of Write        tAS  12        -                               15   -          20          -    ��
Address Setup Time                 tAW                                                                             ��
Address Valid to End of Write      tWP  9         -                               11   -          13          -    ��
Write Pulse Width(OE High)        tWP1                                                                             ��
Write Pulse Width(OE Low)          tWR  0         -                               0    -          0           -    ��
Write Recovery Time               tWHZ                                                                             ��
Write to Output High-Z             tDW  9         -                               12   -          13          -    ��
Data to Write Time Overlap         tDH                                                                             ��
Data Hold from Write Time          tOW  9         -                               12   -          13          -    ��
End Write to Output Low-Z
                                         12        -                               15   -          20          -

                                         0         -                               0    -          0           -

                                         0         6                               0    8          0           8

                                         7         -                               8    -          10          -

                                         0         -                               0    -          0           -

                                         0         -                               0    -          0           -

TIMING DIAGRAMS

TIMING WAVE FORM OF READ CYCLE(1)(Address Controlled, CS=OE=VIL, WE=VIH)

ADD                                                                           tRC                  Data Valid
Data Out
                                                         tAA
                                   tOH
          Previous Data Valid

                                              -5-                                                                   Rev 3.0

                                                                                                               February-1996
KM68257C/CL                                                                                                                        PRELIMINARY
                                                                                                                                     CMOS SRAM

TIMING WAVE FORM OF READ CYCLE(2)(WE=VIH)                                                                                             tHZ(3,4,5)
                                                                                                                                      tOHZ
                                                                                                        tRC                           tOH
ADD                                                                                                                                   tPD

                                                                              tAA                                                       50%
                                                                                 tCO

CS

                                              tOE

OE

Data Out                             tOLZ                                                                         Data Valid
                                  tLZ(4,5)
Vcc       Icc
                               tPU
Current   ISB                              50%

NOTES(READ CYCLE)

1. WE is high for read cycle.
2. All read cycle timing is referenced from the last valid address to the first transition address.
3. tHZ and tOHZ are defined as the time at which the outputs achieve the open circuit condition and are not referenced to V OH or VOL Levels.
4. At any given temperature and voltage condition, t HZ(Max.) is less than t LZ (Min.) both for a given device and from device to device.

5. Transition is measured �200�� from steady state voltage with Load(B). This parameter is sampled and not 100% tested.

6. Device is continuously selected with CS=VIL.
7. Address valid prior to coincident with CS transition low.
8. For common I/O applications, minimization or elimination of bus contention conditions is necessary during read and write cycl e.

TIMING WAVE FORM OF WRITE CYCLE(1()OE=Clock)

ADD                                                   tWC                                                                     tWR(5)
OE                                                 tAW
CS
WE                                                        tCW(3)
Data In
Data Out               tAS(4)                                     tWP(2)

                                                                                                             tDW              tDH

               High-Z                                                                                        Data Valid

                               tOHZ(6)

                                                                                                                         High-Z(8)

                                                -6-                                                                                            Rev 3.0

                                                                                                                                      February-1996
KM68257C/CL                                                                           PRELIMINARY
                                                                                        CMOS SRAM

TIMING WAVE FORM OF WRITE CYCLE(2()OE=Low Fixed)

ADD                               tAS(4)               tWC                            tWR(5)
CS           High-Z                                                                                     tOH
WE                                                 tAW
Data In                                                    tCW(3)
Data Out                                                         tWP1(2)

                                           tWHZ(6)         tDW                        tDH
                                                            Data Valid                  tOW
                                                        High-Z(8)                             (10)           (9)

TIMING WAVE FORM OF WRITE CYCLE(3)(CS=Controlled)

ADD                                                    tWC                            tWR(5)
CS
WE                            tAS(4)               tAW
Data In                                                   tCW(3)
Data Out     High-Z
                                      tLZ                        tWP(2)

             High-Z                                                       tDW         tDH

                                                                          Data Valid                 High-Z
                                                                                              High-Z(8)
                                           tWHZ(6)

                                                   -7-                                                       Rev 3.0

                                                                                                             February-1996
KM68257C/CL                                                                        PRELIMINARY
                                                                                     CMOS SRAM

NOTES(WRITE CYCLE)

1. All write cycle timing is referenced from the last valid address to the first transition address.
2. A write occurs during the overlap of a low CS and WE. A write begins at the latest transition CS going low and WE going low ; A write ends at the ear-

   liest transition CS going high or WE going high. tWP is measured from the beginning of write to the end of write.
3. tCW is measured from the later of CS going low to end of write.
4. tAS is measured from the address valid to the beginning of write.
5. tWR is measured from the end of write to the address change. t WR applied in case a write ends as CS or WE going high.
6. If OE, CS and WE are in the Read Mode during this period, the I/O pins are in the output low-Z state. Inputs of opposite phase of the output mus t not

   be applied because bus contention can occur.
7. For common I/O applications, minimization or elimination of bus contention conditions is necessary during read and write cycl e.
8. If CS goes low simultaneously with WE going or after WE going low, the outputs remain high impedance state.
9. Dout is the read data of the new address.
10. When CS is low : I/O pins are in the output state. The input signals in the opposite phase leading to the output should not be applied.

FUNCTIONAL DESCRIPTION

      CS       WE             OE                   Mode                I/O Pin        Supply Current
                                                Not Select             High-Z              ISB, ISB1
      H        X              X*             Output Disable            High-Z                 ICC
                                                                        DOUT                  ICC
      L        H              H                    Read                                       ICC
                                                   Write                 DIN
      L        H              L

      L        L              X

* NOTE : X means Don't Care.

DATA RETENTION CHARACTERISTICS*(TA = 0 to 70�C)

               Parameter          Symbol     Test Condition            Min.     Typ.  Max.  Unit
                                                                       2.0        -    5.5   V
VCC for Data Retention            VDR        CSVCC - 0.2V

Data Retention Current                  IDR  VCC = 3.0V, CSVCC - 0.2V  -        -     0.07  ��
                                             VINVCC - 0.2V or VIN0.2V

Data Retention Set-Up Time        tSDR       See Data Retention        0        -     -     ns
Recovery Time                     tRDR       Wave form(below)
                                                                       5        -     -     ms

* L-Ver only.

DATA RETENTION WAVE FORM(CS Controlled)

                                  tSDR       Data Retention Mode                tRDR

VCC                                                                                                               Rev 3.0
4.5V                                                                                                    February-1996

2.2V

VDR                                          CSVCC - 0.2V

CS
GND

                                             -8-
KM68257C/CL                                                                                                                                              PRELIMINARY
                                                                                                                                                           CMOS SRAM
  PACKAGE DIMENSIONS
                                                                                                                                                 Units : Inches (millimeters)
            28-DIP-300
                                                                                                                                                                          0.25  +0.10
                                            #28                                                                                                                                 -0.05
                     7.01�0.20
                    0.276�0.008                                                                                                                                           0.010 +-00..000024

                                            #1                                                                    #15

                                                                                                                             7.62
                                                                                                                               0.300

                                                                                                                  #14                                       0~15��

                                                                    314.3.6696MAX                                                 3.81�0.20
                                                                    34.29�0.20                                                  0.150�0.008
                                                                    1.350�0.008
                                                                                                                                           05.2.0080MAX

                                                                     0.46�0.10                                                           3.18     +0.30
                                                                    0.018�0.004                                                                   -0.25

   0.65                                                              1.27�0.10                             2.54                          0.125+-00..001102
   0.025                                                            0.050�0.004                            0.100
(         )                                                                                                                  0.51   MIN
                                                                                                                             0.020

28-SOJ-300                                                                                                 #15

                          #28

8.51�0.12                                                                                                                             7.62                                6.86�0.25
0.335�0.005                                                                                                                               0.300                           0.270�0.010

                       #1                                                                                                                                                 0.20         +0.10
                                                                                                                                                                                       -0.05

                                                                                                                                                                          0.008+-00..000024

                                                                                                           #14

                                                                                                                                                  00.0.6297MIN

                                                                    108.7.8421MAX                                      (  1.30   )
                                                                    18.41�0.12                                            0.051
                                                                    0.725�0.005

                                                                                                                                    03.1.7468MAX

                                                                                                                                                            00..01004MAX

                                                 0.43  +0.10
                                                       -0.05

       0.95                                      0.017+-00..000024  1.27                0.71  +0.10                       (  1.30   )
      0.0375                                                        0.050                     -0.05                          0.051
   (          )
                                                                                        0.028+-00..000024

                                                                                   -9-                                                                                                        Rev 3.0

                                                                                                                                                                          February-1996
KM68257C/CL                                                                                       PRELIMINARY
                                                                                                    CMOS SRAM
PACKAGE DIMENSIONS
                                                                                               Units : Inches (millimeters)
           28-TSOP1-0813.4F

                                                                                               1.10 MAX
                                                                                                  0.004 MAX

        0.20  +0.10          13.40�0.20
              -0.05          0.528�0.008

        0.008+-00..000024

               #1                               #28
                                                                                                                   ( 0.425 )
                                                                                                                      0.017
                                                                        0.8.34301MAX
                                                                                    8.00
                                                                                        0.315

0.55           #14                              #15

0.0217

        0.25   TYP           11.80�0.10                    +0.10          1.00�0.10            0.05          MIN
        0.010                0.465�0.004                   -0.05        0.039�0.004            0.002
                                                     0.15               01.0.2407MAX

                                                     0.006+-00..000024

0~8��

       0.45 ~0.75                               ( 0.50 )
      0.018 ~0.030                                0.020

                                          - 10                                                                              Rev 3.0
                                                                                                                  February-1996
This datasheet has been downloaded from:
             www.2689mr.com

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.2689mr.com

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright � Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 2689mr.com, Inc. All rights reserved

彩票大赢家 下载就送彩金的棋牌 澳客彩票 大唐APP 网上现金游戏注册送彩金 pk10机器人 澳客彩票 送彩金200的网站大白菜 永利高网上开户送彩金 hg平台送彩金