电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

HI9P0508-5Z96

器件型号:HI9P0508-5Z96
器件类别:半导体    模拟混合信号IC   
厂商名称:Renesas Electronics Corporation
厂商官网:
标准:
下载文档 在线购买

HI9P0508-5Z96在线购买

供应商 器件名称 价格 最低购买 库存  
HI9P0508-5Z96 ¥15.17 2500 点击查看 点击购买

器件描述

IC MULTIPLEXER 8X1 16SOIC

参数
产品属性属性值
开关电路:-
多路复用器/解复用器电路:8:1
电路数:1
导通电阻(最大值):400 欧姆
通道至通道匹配(ΔRon):20 欧姆
电压 - 电源,单(V+):-
电压 - 电源,双(V±):±15V
开关时间(Ton, Tof)(最大值):250ns,250ns(标准)
-3db 带宽:-
电荷注入:-
沟道电容 (CS(off),CD(off)):10pF,17pF
电流 - 漏泄(IS(off))(最大值):30pA(标准)
串扰:-
工作温度:0°C ~ 75°C(TA)
封装/外壳:16-SOIC(0.154",3.90mm 宽)
供应商器件封装:16-SOIC

HI9P0508-5Z96器件文档内容

   Data Sheet                                                     HI-506, HI-507, HI-508, HI-509

                                                                             June 1999 File Number 3142.2

Single 16 and 8/Differential 8-Channel and                        Features
4-Channel CMOS Analog Multiplexers
                                                                  � Low ON Resistance . . . . . . . . . . . . . . . . . . . . . . . . . 180
The HI-506/HI-507 and HI-508/HI-509 monolithic CMOS               � Wide Analog Signal Range . . . . . . . . . . . . . . . . . . . . . �15V
multiplexers each include an array of sixteen and eight           � TTL/CMOS Compatible
analog switches respectively, a digital decoder circuit for       � Access Time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250ns
channel selection, voltage reference for logic thresholds, and    � Maximum Power Supply . . . . . . . . . . . . . . . . . . . . . . . .44V
an enable input for device selection when several                 � Break-Before-Make Switching
multiplexers are present. The Dielectric Isolation (DI)           � No Latch-Up
process used in fabrication of these devices eliminates the       � Replaces DG506A/DG506AA and DG507A/DG507AA
problem of latchup. DI also offers much lower substrate           � Replaces DG508A/DG508AA and DG509A/DG509AA
leakage and parasitic capacitance than conventional
junction isolated CMOS (see Application Notes AN520 and           Applications
AN521).
                                                                  � Data Acquisition Systems
The switching threshold for each digital input is established by  � Precision Instrumentation
an internal +5V reference, providing a guaranteed minimum         � Demultiplexing
2.4V for logic "1" and maximum 0.8V for logic "0". This allows    � Selector Switch
direct interface without pullup resistors to signals from most
logic families: CMOS, TTL, DTL and some PMOS. For                 Ordering Information
protection against transient overvoltage, the digital inputs
include a series 200 resistor and diode clamp to each               PART NUMBER      TEMP.     PACKAGE         PKG.
supply.                                                           HI9P0506-9     RANGE (oC)                     NO.
                                                                  HI3-0506-5                                 M28.3
The HI-506 is a single 16-Channel, the HI-507 is an               HI4P0506-5     -40 to 85 28 Ld SOIC        E28.6
8-Channel differential, the HI-508 is a single 8-Channel and      HI1-0506-5                                 N28.45
the HI-509 is a 4-Channel differential multiplexer.                              0 to 75 28 Ld PDIP          F28.6
                                                                                                             F28.6
If input overvoltages are present, the HI-546/HI-547/HI-548/                                                 F28.6
HI-549 multiplexers are recommended.                                                                         N28.45
                                                                                                             E28.6
                                                                                 0 to 75 28 Ld PLCC          F28.6
                                                                                                             F16.3
                                                                                 0 to 75 28 Ld CERDIP        E16.3
                                                                                                             F16.3
                                                                  HI1-0506-4     -25 to 85 28 Ld CERDIP      F16.3
                                                                  HI1-0506-2     -55 to 125 28 Ld CERDIP     N20.35
                                                                                                             M16.15
                                                                  HI4P0507-5       0 to 75     28 Ld PLCC    M16.15
                                                                  HI3-0507-5       0 to 75     28 Ld PDIP    M16.15
                                                                  HI1-0507-2     -55 to 125    28 Ld CERDIP  F16.3
                                                                  HI1-0508-5       0 to 75     16 Ld CERDIP  F16.3
                                                                  HI3-0508-5       0 to 75     16 Ld PDIP    E16.3
                                                                                                             N20.35
                                                                  HI1-0508-4     -25 to 85     16 Ld CERDIP  F16.3
                                                                  HI1-0508-2     -55 to 125    16 Ld CERDIP
                                                                  HI4P0508-5                   20 Ld PLCC
                                                                  HI9P0508-9       0 to 75     16 Ld SOIC
                                                                  HI9P0508-5     -40 to 85     16 Ld SOIC
                                                                                   0 to 75

                                                                  HI9P0509-5      0 to 75 16 Ld SOIC
                                                                  HI1-0509-4     -25 to 85 16 Ld CERDIP

                                                                  HI1-0509-5       0 to 75     16 Ld CERDIP
                                                                  HI3-0509-5       0 to 75     16 Ld PDIP
                                                                  HI4P0509-5       0 to 75     20 Ld PLCC
                                                                  HI1-0509-2     -55 to 125    16 Ld CERDIP

1  CAUTION: These devices are sensitive to electrostatic discharge; follow proper IC Handling Procedures.

                                                                  http://www.intersil.com or 407-727-9207 | Copyright � Intersil Corporation 1999
                                HI-506, HI-507, HI-508, HI-509

Pinouts

                    HI-506                                                                    HI-507
          (PDIP, CERDIP, SOIC)                                                           (PDIP, CERDIP)

                 TOP VIEW                                                                   TOP VIEW

     +VSUPPLY 1                 28 OUT                                   +VSUPPLY 1                      28 OUT A
              NC 2              27 -VSUPPLY                                  OUT B 2                     27 -VSUPPLY
              NC 3              26 IN 8                                           NC 3                   26 IN 8A
                                25 IN 7                                        IN 8B 4                   25 IN 7A
            IN 16 4             24 IN 6                                        IN 7B 5                   24 IN 6A
            IN 15 5             23 IN 5                                        IN 6B 6                   23 IN 5A
            IN 14 6             22 IN 4                                        IN 5B 7                   22 IN 4A
            IN 13 7             21 IN 3                                        IN 4B 8                   21 IN 3A
            IN 12 8             20 IN 2                                        IN 3B 9                   20 IN 2A
            IN 11 9             19 IN 1                                        IN 2B 10                  19 IN 1A
            IN 10 10            18 ENABLE                                      IN 1B 11                  18 ENABLE
                                17 ADDRESS A0                                   GND 12                   17 ADDRESS A0
             IN 9 11            16 ADDRESS A1                                     NC 13                  16 ADDRESS A1
            GND 12              15 ADDRESS A2                                     NC 14                  15 ADDRESS A2

              NC 13
ADDRESS A3 14

                        HI-506                                                             HI-507
                        (PLCC)                                                             (PLCC)
                      TOP VIEW                                                           TOP VIEW

          IN 16                                                                    IN 8B
                 NC                                                                       NC
                        NC                                                                       OUT B
                                +VSUPPLY                                                                 +VSUPPLY
                                       OUT                                                                      OUT A
                                               -VSUPPLY                                                                 -VSUPPLY
                                                      IN 8                                                                     IN 8A

          4 3 2 1 28 27 26                                                         4 3 2 1 28 27 26

IN 15 5                                                         25 IN 7  IN 7B 5                                                         25 IN 7A

IN 14 6                                                         24 IN 6  IN 6B 6                                                         24 IN 6A

IN 13 7                                                         23 IN 5  IN 5B 7                                                         23 IN 5A

IN 12 8                                                         22 IN 4  IN 4B 8                                                         22 IN 4A

IN 11 9                                                         21 IN 3  IN 3B 9                                                         21 IN 3A

IN 10 10                                                        20 IN 2  IN 2B 10                                                        20 IN 2A

IN 9 11                                                         19 IN 1  IN 1B 11                                                        19 IN 1A

          12 13 14 15 16 17 18                                                     12 13 14 15 16 17 18

          GND                                                                      GND
                 NC                                                                       NC
                        A3                                                                       NC
                                A2                                                                       A2
                                        A1                                                                       A1
                                               A0                                                                       A0

                                                        ENABLE                                                                   ENABLE

                      2
                                                    HI-506, HI-507, HI-508, HI-509

Pinouts (Continued)                                                                           HI-509
                                                                                    (PDIP, CERDIP, SOIC)
                                        HI-508
                              (PDIP, CERDIP, SOIC)                                         TOP VIEW

                                      TOP VIEW

         A0 1             16 A1                                           A0 1                16 A1
ENABLE 2                 15 A2                                   ENABLE 2                    15 GND
-VSUPPLY 3                14 GND                                 -VSUPPLY 3                   14 +VSUPPLY
                          13 +VSUPPLY                                                         13 IN 1B
        IN 1 4            12 IN 5                                     IN 1A 4                 12 IN 2B
        IN 2 5            11 IN 6                                     IN 2A 5                 11 IN 3B
        IN 3 6            10 IN 7                                     IN 3A 6                 10 IN 4B
        IN 4 7             9 IN 8                                     IN 4A 7                  9 OUT B
       OUT 8                                                         OUT A 8

                  HI-508                                                              HI-509
                  (PLCC)                                                              (PLCC)
                TOP VIEW                                                            TOP VIEW

                ENABLE                                                              ENABLE
                       A0                                                                  A0
                              NC                                                                  NC
                                      A1                                                                  A1
                                             A2                                                                  GND

                3 2 1 20 19                                                         3 2 1 20 19

-VSUPPLY 4                                          18 GND       -VSUPPLY 4                                              18 +VSUPPLY
        IN 1 5                                      17 +VSUPPLY       IN 1A 5                                            17 IN 1B
         NC 6                                       16 NC                 NC 6                                           16 NC
        IN 2 7                                      15 IN 5           IN 2A 7                                            15 IN 2B
        IN 3 8                                      14 IN 6           IN 3A 8                                            14 IN 3B

                9 10 11 12 13                                                       9 10 11 12 13

                IN 4                                                                IN 4A
                       OUT                                                                 OUT A

                               NC                                                                  NC
                                       IN 8                                                                OUT B
                                              IN 7
                                                                                                                  IN 4B

                3
                                    HI-506, HI-507, HI-508, HI-509

Truth Tables

                         HI-506                                             HI-508

A3  A2        A1      A0      EN    "ON" CHANNEL  A2  A1            A0      EN      "ON" CHANNEL
                                           None                                            None
X   X         X       X          L            1   X   X             X       L
                                              2
L   L         L       L          H            3   L   L             L       H          1
                                              4
L   L         L       H          H            5   L   L             H       H          2
                                              6
L   L         H       L          H            7   L   H             L       H          3
                                              8
L   L         H       H          H            9   L   H             H       H          4
                                             10
L   H         L       L          H           11   H   L             L       H          5
                                             12
L   H         L       H          H           13   H   L             H       H          6
                                             14
L   H         H       L          H           15   H   H             L       H          7
                                             16
L   H         H       H          H                H   H             H       H          8

H   L         L       L          H                                          HI-509

H   L         L       H          H                A1     A0             EN          "ON" CHANNEL PAIR
                                                                                                None
H   L         H       L          H                X       X             L

H   L         H       H          H                L       L             H           1

H   H         L       L          H                L       H             H           2

H   H         L       H          H                H       L             H           3

H   H         H       L          H                H       H             H           4

H   H         H       H          H

                         HI-507

A2  A1            A0      EN        "ON" CHANNEL
                                           None
X      X          X       L

L      L          L       H         1

L      L          H       H         2

L      H          L       H         3

L      H          H       H         4

H      L          L       H         5

H      L          H       H         6

H      H          L       H         7

H      H          H       H         8

                          4
                                                  HI-506, HI-507, HI-508, HI-509

Functional Diagrams                                                                      HI-507

                                        HI-506

IN 1                                             OUT  IN 1A                                               OUT A
IN 2                                                  IN 8A                                               OUT B
                   DECODER/                            IN 1B
IN 16                DRIVER
                                                       IN 8B
                                                                                         DECODER/
                                                                                           DRIVER

        5V            LEVEL
       REF            SHIFT

        DIGITAL                                                                    5V    LEVEL
       INPUT                                                                      REF    SHIFT

       PROTECTION

                                                               DIGITAL
                                                                                  INPUT  

                   A0 A1 A2 A3 EN                             PROTECTION

                                                                                         A0 A1 A2 EN

                 HI-508                                                                  HI-509

IN 1                                              OUT  IN 1A                                 DECODER/      OUT A
                                                       IN 4A                                   DRIVER      OUT B
IN 2                                                   IN 1B
                                        DECODER/
                                          DRIVER       IN 4B

IN 8

        5V            LEVEL
       REF            SHIFT

        DIGITAL                                                                    5V    LEVEL
       INPUT                                                                      REF    SHIFT

       PROTECTION

                                                               DIGITAL
                                                                                  INPUT   

                   A0 A1 A2 EN                                PROTECTION

                                                                                         A0 A1         EN

                   5
                                                                    HI-506, HI-507, HI-508, HI-509

Schematic Diagrams                                                                ADDRESS DECODER
                                                                                                                           V+
                                                   P
                                                      P                  P                P      P           P                 P

                                                                                                          N  N                     TO P-CHANNEL
                                                                                          A0 OR A0 N                           N DEVICE OF

                                                                                                                                   THE SWITCH

                                                                              A1 OR A1           N                                 TO N-CHANNEL
                                                                                                                                   DEVICE OF
                                                                A2 OR A2                                                           THE SWITCH

                                                                                                 N

                                                      A3 OR A3                                   N

                       ENABLE

                    DELETE A3 OR A3 INPUT FOR HI-507, HI-508, HI-509
                    DELETE A2 OR A2 INPUT FOR HI-509

                                                                                                                  V-

                                                                    ADDRESS INPUT BUFFER LEVEL SHIFTER

                                                                     P3           V+

                                                      P1                              P5

                                                                                                                                                             A

                           V+                                   N1          P4               P6  P7          P8                P9  P10
                         D1

                                 D2                   VL                                     N6  N7          N8                N9  N10
                    200                               VR

                                                      P2
                                                                        N4
                                                                                                                                                                                A

                         V-                           N2                              N5

                    AIN                                              N3

                                                                              V-                 ALL N-CHANNEL BODIES TO V-
                                                                                                 ALL P-CHANNEL BODIES TO V+
                    TTL REFERENCE CIRCUIT                                                        UNLESS OTHERWISE INDICATED
                                                                            V+
                                                                                                                                       MULTIPLEX SWITCH

                    P15                                         Q2P Q3P Q4P                                  FROM DECODE                                N18
                                  Q1P

                                                                Q5N               Q8N                                              V+                           N17
                                                                Q6N                                                                                N19                             OUT

   VL                   N12                                       R2              Q7P                         IN                                             V-
                                         D3                       16.8K                                                                P17
      Q10N
Q9P                 N14 N15                                     Q11P                                                                              P18
                                                                                                             FROM DECODE
               N13                                      R3                              VR
                                                        6.8K                P16

                                                      Q12N

                    V-                                                   GND

                                         6
                                       HI-506, HI-507, HI-508, HI-509

Absolute Maximum Ratings                                                                                 Thermal Information

V+ to V- . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . +44V        Thermal Resistance (Typical, Note 1)            JA (oC/W) JC (oC/W)
V+ to GND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . +22V
V- to GND. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -25V          16 Ld CERDIP Package. . . . . . . . . . . .          85        32
Digital Input Voltage (VEN, VA) . . . . . (V-) -4V to (V+) +4V or 20mA,
                                                                                                         16 Ld SOIC Package . . . . . . . . . . . . . . 115             N/A
                                                           Whichever Occurs First
Analog Signal (VIN, VOUT, Note 2) . . . . . . . . . . (V-) -2V to (V+) +2V                               16 Ld PDIP Package . . . . . . . . . . . . . . 100             N/A
Continuous Current, In or Out . . . . . . . . . . . . . . . . . . . . . . . . . 20mA
Peak Current, In or Out (Pulsed 1ms, 10% Duty Cycle Max) . 40mA                                          20 Ld PLCC Package. . . . . . . . . . . . . .        80        N/A

Operating Conditions                                                                                     28 Ld CERDIP Package. . . . . . . . . . . .          55        18

Temperature Ranges                                                                                       28 Ld PDIP Package . . . . . . . . . . . . . .       60        N/A
   HI-506/507/508/509-2 . . . . . . . . . . . . . . . . . . . . . -55oC to 125oC
   HI-506/508/509-4 . . . . . . . . . . . . . . . . . . . . . . . . . . -25oC to 85oC                    28 Ld SOIC Package . . . . . . . . . . . . . .       70        N/A
   HI-506/507/508/509-5 . . . . . . . . . . . . . . . . . . . . . . . . 0oC to 75oC
   HI-506/508-9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -40oC to 85oC                  28 Ld PLCC Package. . . . . . . . . . . . . .        70        N/A

                                                                                                         Maximum Junction Temperature
                                                                                                            Ceramic Packages . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .175oC
                                                                                                            Plastic Packages . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .150oC

                                                                                                         Maximum Storage Temperature Range . . . . . . . . . . -65oC to 150oC
                                                                                                         Maximum Lead Temperature (Soldering 10s) . . . . . . . . . . . . .300oC

                                                                                                         (SOIC and PLCC - Lead Tips Only)

CAUTION: Stresses above those listed in "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress only rating and operation of the
device at these or any other conditions above those indicated in the operational sections of this specification is not implied.

NOTES:

1. JA is measured with the component mounted on an evaluation PC board in free air.
2. Signals on IN or OUT exceeding V+ or V- are clamped by internal diodes. Limit resulting current to maximum current ratings. If an overvoltage

     condition is anticipated (analog input exceeds either power supply voltage), the Harris HI-546/HI-547/HI-548/HI-549 multiplexers are
     recommended.

Electrical Specifications Supplies = +15V, -15V; VAH (Logic Level High) = 2.4V; VAL (Logic Level Low) = 0.8V,

                                               Unless Otherwise Specified. For Test Conditions, Consult Test Circuits Section

                                       TEST      TEMP                                                         -2                               -4, -5, -9

               PARAMETER               CONDITIONS (oC)                                                   MIN  TYP MAX         MIN              TYP MAX                  UNITS

DYNAMIC CHARACTERISTICS                                                                                                                                                   ns
                                                                                                                                                                          ns
Access Time, tA                                                                                    25    -    250   500       -                          250      -       ns
                                                                                                                                                                          ns
                                                                                                   Full  -    -     1000      -                          -        1000    ns
                                                                                                                                                                          ns
Break-Before-Make Delay, tOPEN                                                                     25    25   80    -         25                         80       -       ns
Enable Delay (ON), tON(EN)                                                                                                                                                �s
                                                                                                   25    -    250   500       -                          250      -       �s
                                                                                                                                                                          ns
                                                                                                   Full  -    -     1000      -                          -        1000    ns
                                                                                                                                                                          dB
Enable Delay (OFF), tOFF(EN)                                                                       25    -    250   500       -                          250      -       pF

                                                                                                   Full  -    -     1000      -                          -        1000    pF
                                                                                                                                                                          pF
Settling Time, tS                      To 0.1%                                                     25    -    1.2   -         -                          1.2      -       pF
(HI-506 and HI-507)                    To 0.01%                                                                                                                           pF
                                                                                                   25    -    2.4   -         -                          2.4      -       pF
                                                                                                                                                                          pF
Settling Time, tS                      To 0.1%                                                     25    -    360   -         -                          360      -
(HI-508 and HI-509)                    To 0.01%
                                                                                                   25    -    600   -         -                          600      -

Off Isolation                          Note 6                                                      25    50   68    -         50                         68       -

Channel Input Capacitance, CS(OFF)                                                                 25    -    10    -         -                          10       -

Channel Output Capacitance, CD(OFF)                                                                25    -    52    -         -                          52       -
    HI-506

HI-507                                                                                             25    -    30    -         -                          30       -

HI-508                                                                                             25    -    17    -         -                          17       -

HI-509                                                                                             25    -    12    -         -                          12       -

Digital Input Capacitance, CA                                                                      25    -    6     -         -                          6        -
Input to Output Capacitance, CDS(OFF)
                                                                                                   25    -    0.08  -         -                0.08               -

                              7
                                                HI-506, HI-507, HI-508, HI-509

Electrical Specifications Supplies = +15V, -15V; VAH (Logic Level High) = 2.4V; VAL (Logic Level Low) = 0.8V,

                                               Unless Otherwise Specified. For Test Conditions, Consult Test Circuits Section (Continued)

                                                TEST    TEMP          -2                  -4, -5, -9

        PARAMETER                               CONDITIONS (oC)  MIN  TYP MAX        MIN  TYP MAX                                               UNITS

DIGITAL INPUT CHARACTERISTICS                                                                                                                      V
                                                                                                                                                   V
Input Low Threshold, VAL                                Full     -    -         0.8  -                                     -               0.8    �A
Input High Threshold, VAH
Input Leakage Current                                   Full     2.4  -         -    2.4                                   -               -       V
(High or Low), IA                                                                                                                                 
ANALOG CHANNEL CHARACTERISTICS                  Note 5  Full     -    -         1.0  -                                     -               1.0     %
                                                                                                                                                  nA
Analog Signal Range, VIN                                Full     -15  -         +15  -15                                   -               +15    nA
On Resistance, rON                                                                                                                                nA
rON, (Any Two Channels)                         Note 3  25       -    180       300  -    180                                              400    nA
Off Input Leakage Current, IS(OFF)              Note 4                                                                                            nA
                                                        25       -    5         -    -                                     5               -      nA
                                                                                                                                                  nA
                                                        25       -    0.03      -    -    0.03                                             -      nA
                                                                                                                                                  nA
                                                        Full     -    -         50   -                                     -               50     nA
                                                                                                                                                  nA
Off Output Leakage Current,                     Note 4  25       -    0.3       -    -    0.3                                              -      nA
ID(OFF)                                                                                                                                           nA
                                                        Full     -    -         300  -                                     -               300
    HI-506                                                                                                                                        mA
                                                                                                                                                  mA
HI-507                                                  Full     -    -         200  -                                     -               200
                                                                                                                                                  mA
HI-508                                                  Full     -    -         200  -                                     -               200    mA

HI-509                                                  Full     -    -         100  -                                     -               100   mW
                                                                                                                                                 mW
On Channel Leakage Current, ID(ON)              Note 4  25       -    0.3       -    -    0.3                                              -
    HI-506
                                                        Full     -    -         300  -                                     -               300

HI-507                                                  Full     -    -         200  -                                     -               200

HI-508                                                  Full     -    -         200  -                                     -               200

HI-509                                                  Full     -    -         100  -                                     -               100

Differential Off Output Leakage Current, IDIFF          Full     -    -         50   -                                     -               50
(HI-507, HI-509 Only)

POWER SUPPLY CHARACTERISTICS

Current, I+                                     Note 7  Full     -    1.5       3.0  -    1.5                                              3.0
    HI-506/HI-507

HI-508/HI-509                                   Note 7  Full     -    1.5       2.4  -    1.5                                              2.4

Current, I-                                     Note 7  Full     -    0.4       1.0  -    0.4                                              1.0
    HI-506/HI-507

HI-508/HI-509                                   Note 7  Full     -    0.4       1.0  -    0.4                                              1.0

Power Dissipation, PD                                   Full     -    -         60   -                                     -               60
    HI-506/HI-507

HI-508/HI-509                                           Full     -    -         51   -                                     -               51

NOTES:
3. VOUT = �10V, IOUT = +1mA.
4. 10nA is the practical lower limit for high speed measurement in the production test environment.
5. Digital input leakage is primarily due to the clamp diodes (see Schematic). Typical leakage is less than 1nA at 25oC.

6. VEN = 0.8V, RL = 1K, CL = 15pF, VS = 7VRMS, f = 100kHz.
7. VEN, VA = 0V or 2.4V.

                             8
                                           HI-506, HI-507, HI-508, HI-509
Test Circuits and Waveforms TA = 25oC, VSUPPLY = �15V, VAH = 2.4V, VAL = 0.8V, Unless Otherwise Specified

                                                                                                            1mA

                                                                                                             V2

                                                                                   IN                                                       OUT

                                                                                VIN                                                                     V2
                                                                                                                                            rON = 1mA

                                                                                           FIGURE 1A. TEST CIRCUIT

                  400                                                                                                               2.2

                                                                                                    NORMALIZED RESISTANCE           2.0                     -55oC TO 125oC
                                                                                                       (REFERRED TO VALUE AT �15V)                          VIN = 0V

ON RESISTANCE ()  300                                                                                                               1.8

                                                       125oC                                                                        1.6

                  200                                                                                                               1.4

                                                       25oC

                                                                                                                                    1.2

                  100                                  -55oC                                                                        1.0

                                                                                                                                    0.8

                  0                                                                                                                 0.6

                  -15                         -10  -5     0                5           10       15                                       7       8  9 10 11 12 13 14 15
                                                                                                                                                         SUPPLY VOLTAGE (�V)
                                                       ANALOG INPUT (V)

FIGURE 1B. ON RESISTANCE vs ANALOG INPUT VOLTAGE                                                    FIGURE 1C. NORMALIZED ON RESISTANCE vs SUPPLY
                                                                                                                      VOLTAGE

                                                                                           FIGURE 1. ON RESISTANCE

                                   100nA

                                   10nA                 OFF OUTPUT
                                              LEAKAGE CURRENT

                                                                  ID(OFF)

                  LEAKAGE CURRENT                                                                                                                           EN       0.8V

                                                                           ID(ON)                                                                               OUT

                                   1nA                                                                                                                               A ID(OFF)

                                                                                                                                    �10V                             +10V

                                   100pA                  OFF INPUT
                                                          LEAKAGE CURRENT
                                                          IS(OFF)

                                   10pA

                                          25       50     75               100             125

                                                       TEMPERATURE (oC)

                  FIGURE 2A. LEAKAGE CURRENT vs TEMPERATURE                                                                              FIGURE 2B. ID(OFF) TEST CIRCUIT (NOTE 8)

                                                       9
                                           HI-506, HI-507, HI-508, HI-509
Test Circuits and Waveforms TA = 25oC, VSUPPLY = �15V, VAH = 2.4V, VAL = 0.8V, Unless Otherwise Specified (Continued)

                                                                          OUT                                                                              OUT

                     A IS(OFF)                                              0.8V                                                                                     A ID(ON)
                                                                EN                                                                                                        �10V
                                                                                                                                A0      A1 EN

                                                                                                               +10V

                         �10V     +10V

                                                                                                                                                           2.4V

                            FIGURE 2C. IS(OFF) TEST CIRCUIT (NOTE 8)                                               FIGURE 2D. ID(ON) TEST CIRCUIT (NOTE 8)

                                                                                      FIGURE 2. LEAKAGE CURRENTS

NOTE:

8. Two measurements per channel: �10V and +10V. (Two measurements per device for ID(OFF) �10V and +10V)

                     70

                     60                                  -55oC

SWITCH CURRENT (mA)  50
                                                                                                25oC

                     40

                     30                                  125oC

                     20                                                                                              �VIN                                            A

                     10

                     0   0     2      4  6      8  10           12                    14 16

                                      VOLTAGE ACROSS SWITCH (�V)

                        FIGURE 3A. ON CHANNEL CURRENT vs VOLTAGE                                                           FIGURE 3B. TEST CIRCUIT
                                                                                      FIGURE 3. ON CHANNEL CURRENT

                     8                                                                                                                                +15V/+10V
                                                                                                                                                  A +ISUPPLY
                                                                      VSUPPLY = �15V
SUPPLY CURRENT (mA)  6                                                                                                                            V+

                                                                                                                                    A3            IN 1           �10V/�5V
                                                                                                                                                                 +10V/+5V
                                                                                                                                    A2  HI-506

                                                                                                                                                  IN 2

                     4                                                                                     VA        50             A1            THRU

                                                                                                                                                  IN 7/15

                                                                                                                                    A0            IN 8/16

                     2                                                                                               3.5V           EN            OUT

                                                         VSUPPLY = �10V                                            HIGH = 3.5V          GND V-                   10        14

                                                                                                           VA      LOW = 0V                                      M         pF
                                                                                                                   50% DUTY CYCLE
                                                                                                                                                  A -ISUPPLY
                     0

                                  1K     10K       100K             1M                                10M  Similar connection for HI-507/HI-508/

                                         TOGGLE FREQUENCY (Hz)                                             HI-509                                     -15V/-10V

FIGURE 4A. SUPPLY CURRENT vs TOGGLE FREQUENCY                                                                              FIGURE 4B. TEST CIRCUIT

                                                                FIGURE 4. DYNAMIC SUPPLY CURRENT

                                            10
                                                             HI-506, HI-507, HI-508, HI-509

Test Circuits and Waveforms TA = 25oC, VSUPPLY = �15V, VAH = 2.4V, VAL = 0.8V, Unless Otherwise Specified (Continued)

                                                                                                                                                                                  +15V

                  600                                                                                                         V+

                                                                                                                     A3       IN 1                          �10V
                                                                                                                                                          +10V
ACCESS TIME (ns)                                                                                                     A2  IN 2 THRU
                                                                                                                             IN 7/15

                  400                                                                        VA          50          A1 HI-506

                                                                                                                     A0       IN 16

                                                                                                         3.5V        EN       OUT
                                                                                                                         GND  V-
                  200                                                                                                                                     10      50

                                                                                                                                                          k       pF

                  0                                                                                                                                 -15V

                       2        3    4       5      13             14     15                 Similar connection for HI-507/HI-508/

                                     LOGIC LEVEL (HIGH) (V)                                    HI-509

                  FIGURE 5A. ACCESS TIME vs LOGIC LEVEL (HIGH)                                                 FIGURE 5B. TEST CIRCUIT

                                50%          3.5V ADDRESS                                                  VA INPUT
                                                      DRIVE (VA)                                           2V/DIV.

                                                                      0V                                 S1 ON

                          +10V

                                                OUTPUT

                                             10%             -10V                                                                           OUTPUT
                                                                                                                                            5V/DIV.
                                     tA
                                                                                                                                             S16 ON
                          FIGURE 5C. MEASUREMENT POINTS                                                                    200ns/DIV.
                                                                                                               FIGURE 5D. WAVEFORMS

                                                                          FIGURE 5. ACCESS TIME

                                                                                   +15V

                                                                          A3       V+

                                                                          A2  HI-506   IN 1                        +5V

                                                                              IN 2 THRU                           VOUT
                                                                                                               50pF
                                                                              IN 7/IN 15

                                                VA           50           A1       IN 8 /16

                                                                          A0

                                                             3.5V         EN       OUT
                                                                              GND  V-
                                                                                                 200

                                                                                                   -15V

                                                 Similar connection for HI-507/HI-508/HI-509

                                                                       FIGURE 6A. TEST CIRCUIT

                                         11
                                           HI-506, HI-507, HI-508, HI-509
Test Circuits and Waveforms TA = 25oC, VSUPPLY = �15V, VAH = 2.4V, VAL = 0.8V, Unless Otherwise Specified (Continued)

                      3.5V                                                              VA INPUT
                                                                                        2V/DIV.
                                 ADDRESS                                                              S16 ON
                                 DRIVE (VA)                                              S1 ON
                                                                                                         OUTPUT
0V                                 OUTPUT                                                                1V/DIV.
                 50%
                            50%

                            tOPEN

                                                                                                      100ns/DIV.

     FIGURE 6B. MEASUREMENT POINTS                                                      FIGURE 6C. WAVEFORMS

                                   FIGURE 6. BREAK-BEFORE-MAKE DELAY

                                                               +15V

                                                           A3  V+

                                                           A2  HI-506   IN 1  +10V

                                                               IN 2 THRU

                                                               IN 7/IN 15

                                                           A1  IN 8 /16

                                                           A0                                   VOUT
                                                                                               50pF
                                                           EN  OUT

                            VA               50                GND V-         200

                                                                               -15V

                            Similar connection for HI-507/HI-508/HI-509

                                                   FIGURE 7A. TEST CIRCUIT

     3.5V

50%                         50% ENABLE DRIVE (VA)                                       ENABLE
                                                    0V                                   DRIVE
                                                                                         2V/DIV.

          90%                                     OUTPUT                             DISABLED         ENABLED
     tON(EN)                                 10%                                                       (S1 ON)

                                                       0V                                                        OUTPUT
                                                                                                                 2V/DIV.
                            tOFF(EN)

     FIGURE 7B. MEASUREMENT POINTS                                                                    100ns/DIV
                                                               FIGURE 7. ENABLE DELAYS  FIGURE 7C. WAVEFORMS

                      12
                                           HI-506, HI-507, HI-508, HI-509
Typical Performance Curves TA = 25oC, VSUPPLY = �15V, VAH = 2.4V, VAL = 0.8V, Unless Otherwise Specified

                           4                                                                               100

INPUT LOGIC THRESHOLD (V)  3                                                (VS), (VD) OFF ISOLATION (dB)  80                    RL = 1K

                           2                                                                               60
                                                                                                                                                    RL = 10M

                                                                                                           40

                           1                                                                                    VEN = 0V
                                                                                                                CLOAD = 28pF
                                                                                                           20

                                                                                                                VS = 7VRMS

                           0                                                                               0

                              6  8  10  12  14    16           18  20                                      104              105                               106           107

                                    POWER SUPPLY VOLTAGE (�V)                                                                 FREQUENCY (Hz)

FIGURE 8. LOGIC THRESHOLD vs POWER SUPPLY VOLTAGE                                                               FIGURE 9. OFF ISOLATION vs FREQUENCY

                           3                                                                               3

POWER SUPPLY CURRENT (mA)  2                                                POWER SUPPLY CURRENT (mA)      2

                                                  VEN = 2.4V                                                                                                       EN = 5V
                                                                                                                                                                   EN = 0V
                                        VEN = 0V

                           1                                                                               1

                           0                                                                               0                  -5 25 45 65 85 105 125
                                                                                                           -55 -35 -15        TEMPERATURE (oC)
                           -55 -35 -15 -5 25 45 65 85 105 125
                                                          TEMPERATURE (oC)

                                    FIGURE 10A. HI-506/HI-507                                                   FIGURE 10B. HI-508/HI-509

                                                  FIGURE 10. POWER SUPPLY CURRENT vs TEMPERATURE

                                        13
                                          HI-506, HI-507, HI-508, HI-509

Die Characteristics                                   PASSIVATION:
                                                          Type: Nitride/Silox
DIE DIMENSIONS:
    129 mils x 82 mils                                   Nitride Thickness: 3.5k� �1k�
                                                         Silox Thickness: 12k� �2k�
METALLIZATION:
    Type: CuAl                                        WORST CASE CURRENT DENSITY:
                                                          1.4 x 105 A/cm2
   Thickness: 16k� �2k�
                                                      TRANSISTOR COUNT:
SUBSTRATE POTENTIAL (NOTE):                               421
    -VSUPPLY
                                                      PROCESS:
                                                          CMOS-DI

NOTE: The substrate appears resistive to the -VSUPPLY terminal, therefore it may be left floating (Insulating Die Mount) or it may be mounted on a
conductor at -VSUPPLY potential.

Metallization Mask Layout

                           HI-506                                                    HI-507

EN A0 A1 A2 A3                            GND         EN A0 A1 A2 NC                                   GND

IN 1                                           IN 9   IN 1A                                                 IN 1B
IN 2                                           IN 10  IN 2A                                                 IN 2B
IN 3                                           IN 11  IN 3A                                                 IN 3B
IN 4                                           IN 12  IN 4A                                                 IN 4B
IN 5                                           IN 13  IN 5A                                                 IN 5B
IN 6                                           IN 14  IN 6A                                                 IN 6B
IN 7                                           IN 15  IN 7A                                                 IN 7B
IN 8                                           IN 16  IN 8A                                                 IN 8B

                   -V OUT          +V NC                                   -V OUT A          +V OUT B

                           14
                                      HI-506, HI-507, HI-508, HI-509

Die Characteristics                                            PASSIVATION:
                                                                   Type: Nitride/Silox
DIE DIMENSIONS:
    81.9 mils x 90.2 mils                                         Nitride Thickness: 3.5k� �1k�
                                                                  Silox Thickness: 12k� �2k�
METALLIZATION:
    Type: CuAl                                                 WORST CASE CURRENT DENSITY:
                                                                   1.4 x 105 A/cm2
   Thickness: 16k� �2k�
                                                               TRANSISTOR COUNT:
SUBSTRATE POTENTIAL (NOTE):                                        234
    -VSUPPLY
                                                               PROCESS:
                                                                   CMOS-DI

NOTE: The substrate appears resistive to the -VSUPPLY terminal, therefore it may be left floating (Insulating Die Mount) or it may be mounted on a
conductor at -VSUPPLY potential.

Metallization Mask Layout

                              HI-508                                                          HI-509

EN A0 A1 A2                           GND                      EN A0 A1                               GND

-VSUP                                                   +VSUP  -VSUP                                               +VSUP
  IN 1                                                   IN 5  IN 1A                                               IN 1B
  IN 2                                                   IN 6  IN 2A                                               IN 2B
  IN 3                                                         IN 3A
                                                         IN 7                                                      IN 3B
                    IN 4 OUT          IN 8                                       IN 4A OUT A
                                                                                                      OUT B IN 4B

                              15
                                              HI-506, HI-507, HI-508, HI-509

Dual-In-Line Plastic Packages (PDIP)

            N                      E1                              E8.3 (JEDEC MS-001-BA ISSUE D)
             12 3        N/2
                                                                   8 LEAD DUAL-IN-LINE PLASTIC PACKAGE

INDEX                                                                            INCHES        MILLIMETERS
AREA

                                                                   SYMBOL MIN           MAX    MIN      MAX NOTES

                             -B-                                   A          -         0.210  -        5.33   4

       -A-

                   D                           E                   A1         0.015      -     0.39         -  4

    BASE                     -C- A2 A                              A2         0.115 0.195 2.93          4.95   -
  PLANE
                                                                   B          0.014 0.022 0.356 0.558          -
SEATING
  PLANE                                    L   CL                  B1         0.045 0.070 1.15          1.77 8, 10

D1                       D1            A1      eA                  C          0.008 0.014 0.204 0.355          -

B1                    e                    eC  C                   D          0.355 0.400 9.01 10.16           5

            B                                  eB

                   0.010 (0.25) M C A B S                          D1         0.005      -     0.13         -  5

                                                                   E          0.300 0.325 7.62          8.25   6

NOTES:                                                             E1         0.240 0.280 6.10          7.11   5

1. Controlling Dimensions: INCH. In case of conflict between      e          0.100 BSC           2.54 BSC     -
     English and Metric dimensions, the inch dimensions control.
                                                                   eA         0.300 BSC           7.62 BSC     6
2. Dimensioning and tolerancing per ANSI Y14.5M-1982.
                                                                   eB         -         0.430  -        10.92  7
3. Symbols are defined in the "MO Series Symbol List" in Section
     2.2 of Publication No. 95.                                    L          0.115 0.150 2.93          3.81   4

4. Dimensions A, A1 and L are measured with the package seated    N                 8               8         9
     in JEDEC seating plane gauge GS-3.
                                                                                                               Rev. 0 12/93
5. D, D1, and E1 dimensions do not include mold flash or protru-
     sions. Mold flash or protrusions shall not exceed 0.010 inch
     (0.25mm).

6. E and eA are measured with the leads constrained to be per-
     pendicular to datum -C- .

7. eB and eC are measured at the lead tips with the leads uncon-
     strained. eC must be zero or greater.

8. B1 maximum dimensions do not include dambar protrusions.
     Dambar protrusions shall not exceed 0.010 inch (0.25mm).

9. N is the maximum number of terminal positions.

10. Corner leads (1, N, N/2 and N/2 + 1) for E8.3, E16.3, E18.3,
     E28.3, E42.6 will have a B1 dimension of 0.030 - 0.045 inch
     (0.76 - 1.14mm).

                         16
                                           HI-506, HI-507, HI-508, HI-509

Dual-In-Line Plastic Packages (PDIP)

INDEX       N                      E1                                       E28.6 (JEDEC MS-001-BF ISSUE D)
AREA         12 3        N/2
                                                                            28 LEAD NARROW BODY DUAL-IN-LINE PLASTIC
                                                                            PACKAGE

                                                                                   INCHES          MILLIMETERS

                             -B-                                            SYMBOL MIN      MAX    MIN       MAX NOTES

       -A-                                                                  A   -           0.250  -         6.35     4

                   D                           E                            A1  0.015       -      0.39         -     4

    BASE                     -C- A2 A                                       A2  0.125 0.195 3.18             4.95     -
  PLANE
                                           L   CL                           B   0.014 0.022 0.356 0.558               -
SEATING
  PLANE

D1                                             eA                           B1  0.030 0.070 0.77             1.77     8

                         D1            A1                                   C   0.008 0.015 0.204 0.381               -

B1                    e                    eC  C

            B                                  eB                           D   1.380 1.565 35.1             39.7     5

                   0.010 (0.25) M C A B S                                   D1  0.005       -      0.13         -     5

NOTES:                                                                      E   0.600 0.625 15.24 15.87               6

1. Controlling Dimensions: INCH. In case of conflict between English and   E1  0.485 0.580 12.32 14.73               5
     Metric dimensions, the inch dimensions control.
                                                                            e   0.100 BSC             2.54 BSC        -
2. Dimensioning and tolerancing per ANSI Y14.5M-1982.
                                                                            eA  0.600 BSC          15.24 BSC          6
3. Symbols are defined in the "MO Series Symbol List" in Section 2.2 of
     Publication No. 95.                                                    eB  -           0.700  -         17.78    7

4. Dimensions A, A1 and L are measured with the package seated in          L   0.115 0.200 2.93             5.08     4
     JEDEC seating plane gauge GS-3.
                                                                            N           28               28           9
5. D, D1, and E1 dimensions do not include mold flash or protrusions.
     Mold flash or protrusions shall not exceed 0.010 inch (0.25mm).                                                Rev. 0 12/93

6. E and eA are measured with the leads constrained to be perpendic-
     ular to datum -C- .

7. eB and eC are measured at the lead tips with the leads unconstrained.
     eC must be zero or greater.

8. B1 maximum dimensions do not include dambar protrusions. Dambar
     protrusions shall not exceed 0.010 inch (0.25mm).

9. N is the maximum number of terminal positions.

10. Corner leads (1, N, N/2 and N/2 + 1) for E8.3, E16.3, E18.3, E28.3,
     E42.6 will have a B1 dimension of 0.030 - 0.045 inch (0.76 - 1.14mm).

                         17
                                    HI-506, HI-507, HI-508, HI-509

Small Outline Plastic Packages (SOIC)

N                              H  0.25(0.010) M B M                            M16.15 (JEDEC MS-012-AC ISSUE C)
                   E
         INDEX                                                                 16 LEAD NARROW BODY SMALL OUTLINE PLASTIC
         AREA        -B-                                                       PACKAGE

                                                                                   INCHES           MILLIMETERS

                                                                               SYMBOL MIN      MAX  MIN       MAX NOTES

123                                                                            A   0.0532 0.0688 1.35         1.75        -
      -A-
                D                              L                               A1  0.0040 0.0098 0.10         0.25        -
                                                 h x 45o
                   SEATING PLANE                                               B   0.013 0.020      0.33      0.51        9
                            A
                                                                               C   0.0075 0.0098 0.19         0.25        -

                                                                               D   0.3859 0.3937 9.80 10.00               3

                   -C-                                                         E   0.1497 0.1574 3.80         4.00        4

                                                                               e   0.050 BSC        1.27 BSC              -

e                        A1

                                                          C                    H   0.2284 0.2440 5.80         6.20        -

B                                 0.10(0.004)                                  h   0.0099 0.0196 0.25         0.50        5

0.25(0.010) M C A M B S                                                        L   0.016 0.050      0.40      1.27        6

NOTES:                                                                         N           16             16              7
1. Symbols are defined in the "MO Series Symbol List" in Section 2.2 of
     Publication Number 95.                                                        0o          8o   0o        8o          -
2. Dimensioning and tolerancing per ANSI Y14.5M-1982.
3. Dimension "D" does not include mold flash, protrusions or gate burrs.                                           Rev. 0 12/93
     Mold flash, protrusion and gate burrs shall not exceed 0.15mm (0.006
     inch) per side.
4. Dimension "E" does not include interlead flash or protrusions. Interlead
     flash and protrusions shall not exceed 0.25mm (0.010 inch) per side.
5. The chamfer on the body is optional. If it is not present, a visual index
     feature must be located within the crosshatched area.
6. "L" is the length of terminal for soldering to a substrate.
7. "N" is the number of terminal positions.
8. Terminal numbers are shown for reference only.
9. The lead width "B", as measured 0.36mm (0.014 inch) or greater above
     the seating plane, shall not exceed a maximum value of 0.61mm
     (0.024 inch).

10. Controlling dimension: MILLIMETER. Converted inch dimensions are
     not necessarily exact.

                        18
                                    HI-506, HI-507, HI-508, HI-509

Small Outline Plastic Packages (SOIC)

N                                                                        M28.3 (JEDEC MS-013-AE ISSUE C)

         INDEX                                                           28 LEAD WIDE BODY SMALL OUTLINE PLASTIC PACKAGE
         AREA
                               H  0.25(0.010) M B M                          INCHES           MILLIMETERS
                   E
                                                                         SYMBOL MIN      MAX  MIN        MAX NOTES
                     -B-
                                                                         A   0.0926 0.1043 2.35          2.65  -

123                                                                      A1  0.0040 0.0118 0.10          0.30  -
      -A-
                D                              L                         B   0.013 0.0200 0.33           0.51  9
                                                 h x 45o
                   SEATING PLANE                                         C   0.0091 0.0125 0.23          0.32  -
                            A
                                                                         D   0.6969 0.7125 17.70 18.10         3

                                                                         E   0.2914 0.2992 7.40          7.60  4

                   -C-                                                   e   0.05 BSC         1.27 BSC         -

                                                                         H   0.394 0.419 10.00 10.65           -

e                        A1

                                                          C              h   0.01        0.029 0.25      0.75  5

B                                 0.10(0.004)                            L   0.016 0.050 0.40            1.27  6

0.25(0.010) M C A M B S                                                  N           28              28        7

NOTES:                                                                       0o          8o   0o         8o    -

1. Symbols are defined in the "MO Series Symbol List" in Section 2.2                                          Rev. 0 12/93
     of Publication Number 95.

2. Dimensioning and tolerancing per ANSI Y14.5M-1982.

3. Dimension "D" does not include mold flash, protrusions or gate
     burrs. Mold flash, protrusion and gate burrs shall not exceed
     0.15mm (0.006 inch) per side.

4. Dimension "E" does not include interlead flash or protrusions. In-
     terlead flash and protrusions shall not exceed 0.25mm (0.010
     inch) per side.

5. The chamfer on the body is optional. If it is not present, a visual
     index feature must be located within the crosshatched area.

6. "L" is the length of terminal for soldering to a substrate.

7. "N" is the number of terminal positions.

8. Terminal numbers are shown for reference only.

9. The lead width "B", as measured 0.36mm (0.014 inch) or greater
     above the seating plane, shall not exceed a maximum value of
     0.61mm (0.024 inch)

10. Controlling dimension: MILLIMETER. Converted inch dimen-
     sions are not necessarily exact.

                        19
                                                           HI-506, HI-507, HI-508, HI-509

Plastic Leaded Chip Carrier Packages (PLCC)

0.042 (1.07)                                 0.042 (1.07)          0.004 (0.10) C     N20.35 (JEDEC MS-018AA ISSUE A)
0.048 (1.22)                                 0.056 (1.42)
                                                                                      20 LEAD PLASTIC LEADED CHIP CARRIER PACKAGE
        PIN (1) IDENTIFIER      0.050 (1.27) TP
                                                                   0.025 (0.64)  R         INCHES          MILLIMETERS
                            CL                                     0.045 (1.14)
                                                                                      SYMBOL MIN      MAX  MIN      MAX NOTES

                                                                                      A   0.165 0.180 4.20          4.57           -

                                                                                      A1  0.090 0.120 2.29          3.04           -

                                                                   D2/E2              D   0.385 0.395 9.78 10.03                   -

                                               CL                  D2/E2              D1  0.350 0.356 8.89          9.04           3
                                     E1 E                                VIEW "A"

                                                                                      D2  0.141 0.169 3.59          4.29  4, 5

                                                                                      E   0.385 0.395 9.78 10.03                   -

                                                                                      E1  0.350 0.356 8.89          9.04           3

                                                                        0.020 (0.51)  E2  0.141 0.169 3.59          4.29  4, 5

                                                                         MIN          N           20            20                 6
                                                           A1
                  D1                                                                                                Rev. 2 11/97
                  D                                        A

0.020 (0.51) MAX   0.026 (0.66)                                    -C-  SEATING
3 PLCS             0.032 (0.81)                                         PLANE

                                     0.013 (0.33)
                                     0.021 (0.53)

                  0.045 (1.14)                       0.025 (0.64)
                  MIN                                MIN

                                VIEW "A" TYP.

NOTES:
1. Controlling dimension: INCH. Converted millimeter dimensions are
     not necessarily exact.
2. Dimensions and tolerancing per ANSI Y14.5M-1982.
3. Dimensions D1 and E1 do not include mold protrusions. Allowable
     mold protrusion is 0.010 inch (0.25mm) per side. Dimensions D1
     and E1 include mold mismatch and are measured at the extreme
     material condition at the body parting line.
4. To be measured at seating plane -C- contact point.
5. Centerline to be determined where center leads exit plastic body.
6. "N" is the number of terminal positions.

                                 20
                                                           HI-506, HI-507, HI-508, HI-509

Plastic Leaded Chip Carrier Packages (PLCC)

0.042 (1.07)                                 0.042 (1.07)          0.004 (0.10) C     N28.45 (JEDEC MS-018AB ISSUE A)
0.048 (1.22)                                 0.056 (1.42)
                                                                                      28 LEAD PLASTIC LEADED CHIP CARRIER PACKAGE
        PIN (1) IDENTIFIER      0.050 (1.27) TP
                                                                   0.025 (0.64)  R         INCHES          MILLIMETERS
                            CL                                     0.045 (1.14)
                                                                                      SYMBOL MIN      MAX  MIN      MAX NOTES

                                                                                      A   0.165 0.180 4.20          4.57           -

                                                                                      A1  0.090 0.120 2.29          3.04           -

                                                                   D2/E2              D   0.485 0.495 12.32 12.57                  -

                                               CL                  D2/E2              D1  0.450 0.456 11.43 11.58                  3
                                     E1 E                                VIEW "A"

                                                                                      D2  0.191 0.219 4.86          5.56  4, 5

                                                                                      E   0.485 0.495 12.32 12.57                  -

                                                                                      E1  0.450 0.456 11.43 11.58                  3

                                                                        0.020 (0.51)  E2  0.191 0.219 4.86          5.56  4, 5

                                                                         MIN          N           28            28                 6
                                                           A1
                  D1                                                                                                      Rev. 2 11/97
                  D                                        A

0.020 (0.51) MAX   0.026 (0.66)                                    -C-  SEATING
3 PLCS             0.032 (0.81)                                         PLANE

                                     0.013 (0.33)
                                     0.021 (0.53)

                  0.045 (1.14)                       0.025 (0.64)
                  MIN                                MIN

                                VIEW "A" TYP.

NOTES:
1. Controlling dimension: INCH. Converted millimeter dimensions are
     not necessarily exact.
2. Dimensions and tolerancing per ANSI Y14.5M-1982.
3. Dimensions D1 and E1 do not include mold protrusions. Allowable
     mold protrusion is 0.010 inch (0.25mm) per side. Dimensions D1
     and E1 include mold mismatch and are measured at the extreme
     material condition at the body parting line.
4. To be measured at seating plane -C- contact point.
5. Centerline to be determined where center leads exit plastic body.
6. "N" is the number of terminal positions.

                                 21
                                             HI-506, HI-507, HI-508, HI-509

Ceramic Dual-In-Line Frit Seal Packages (CERDIP)

                                          c1 LEAD FINISH                  F16.3 MIL-STD-1835 GDIP1-T16 (D-2, CONFIGURATION A)

                       -A-           -D-                                  16 LEAD CERAMIC DUAL-IN-LINE FRIT SEAL PACKAGE

                                                       BASE    (c)                 INCHES          MILLIMETERS
                                                       METAL
                                                                          SYMBOL MIN       MAX     MIN       MAX NOTES
                                     E
               -B-                                     b1                 A     -          0.200   -         5.08   -
bbb S C A - B S D S
                                          M            M                  b     0.014      0.026   0.36      0.66   2

                                                       (b)

                                             SECTION A-A                  b1    0.014      0.023   0.36      0.58   3

                                                                          b2    0.045      0.065   1.14      1.65   -

    BASE               D                                                  b3    0.023      0.045   0.58      1.14   4
  PLANE
                       AA              Q                                  c     0.008      0.018   0.20      0.46   2
SEATING                       e  -C- A
  PLANE                                                                   c1    0.008      0.015   0.20      0.38   3
                                                L         eA
        S1                                                                D     -          0.840   -         21.34  5
                                                 eA/2       c
        b2                                                                E     0.220      0.310   5.59      7.87   5
                    b
                                                                          e     0.100 BSC             2.54 BSC      -

ccc M C A - B S D S                       aaa M C A - B S D S             eA    0.300 BSC             7.62 BSC      -

NOTES:                                                                    eA/2  0.150 BSC             3.81 BSC      -

1. Index area: A notch or a pin one identification mark shall be locat-  L     0.125      0.200   3.18      5.08   -
     ed adjacent to pin one and shall be located within the shaded
     area shown. The manufacturer's identification shall not be used      Q     0.015      0.060   0.38      1.52   6
     as a pin one identification mark.
                                                                          S1    0.005      -       0.13         -   7
2. The maximum limits of lead dimensions b and c or M shall be
     measured at the centroid of the finished lead surfaces, when               90o        105o    90o       105o   -
     solder dip or tin plate lead finish is applied.
                                                                          aaa   -          0.015   -         0.38   -
3. Dimensions b1 and c1 apply to lead base metal only. Dimension
     M applies to lead plating and finish thickness.                      bbb   -          0.030   -         0.76   -

4. Corner leads (1, N, N/2, and N/2+1) may be configured with a          ccc   -          0.010   -         0.25   -
     partial lead paddle. For this configuration dimension b3 replaces
     dimension b2.                                                        M     -          0.0015  -         0.038  2, 3

5. This dimension allows for off-center lid, meniscus, and glass         N            16                16         8
     overrun.
                                                                                                                    Rev. 0 4/94
6. Dimension Q shall be measured from the seating plane to the
     base plane.

7. Measure dimension S1 at all four corners.

8. N is the maximum number of terminal positions.

9. Dimensioning and tolerancing per ANSI Y14.5M - 1982.

10. Controlling dimension: INCH.

                                 22
                                                       HI-506, HI-507, HI-508, HI-509

Ceramic Dual-In-Line Frit Seal Packages (CERDIP)

                                                       c1 LEAD FINISH          F28.6 MIL-STD-1835 GDIP1-T28 (D-10, CONFIGURATION A)

               -A-               -D-                                           28 LEAD CERAMIC DUAL-IN-LINE FRIT SEAL PACKAGE

                                                             BASE        (c)            INCHES                                MILLIMETERS
                                                             METAL
                                                                               SYMBOL MIN       MAX                           MIN       MAX NOTES
                                                 E
                           -B-                               b1                A     -          0.232                         -         5.92   -
            bbb S C A - B S D S
                                                    M          M               b     0.014      0.026                         0.36      0.66   2

                                                             (b)

                                                       SECTION A-A             b1    0.014      0.023                         0.36      0.58   3

                                                                               b2    0.045      0.065                         1.14      1.65   -

    BASE       D                                                               b3    0.023      0.045                         0.58      1.14   4
  PLANE
SEATING                                   Q                                    c     0.008      0.018                         0.20      0.46   2
  PLANE                             -C- A

        S1                                          L                          c1    0.008      0.015                         0.20      0.38   3

        b2                                                       eA            D     -          1.490                         -         37.85  5

               AA                                                              E     0.500      0.610 12.70                             15.49  5

            b       e                                  eA/2       c            e     0.100 BSC                                   2.54 BSC      -

ccc M C A - B S D S                                 aaa M C A - B S D S        eA    0.600 BSC                                15.24 BSC        -

NOTES:                                                                         eA/2  0.300 BSC                                   7.62 BSC      -

1. Index area: A notch or a pin one identification mark shall be locat-       L     0.125      0.200                         3.18      5.08   -
     ed adjacent to pin one and shall be located within the shaded
     area shown. The manufacturer's identification shall not be used           Q     0.015      0.060                         0.38      1.52   6
     as a pin one identification mark.
                                                                               S1    0.005      -                             0.13         -   7
2. The maximum limits of lead dimensions b and c or M shall be
     measured at the centroid of the finished lead surfaces, when                    90o        105o                          90o       105o   -
     solder dip or tin plate lead finish is applied.
                                                                               aaa   -          0.015                         -         0.38   -
3. Dimensions b1 and c1 apply to lead base metal only. Dimension
     M applies to lead plating and finish thickness.                           bbb   -          0.030                         -         0.76   -

4. Corner leads (1, N, N/2, and N/2+1) may be configured with a               ccc   -          0.010                         -         0.25   -
     partial lead paddle. For this configuration dimension b3 replaces
     dimension b2.                                                             M     -          0.0015                        -         0.038  2, 3

5. This dimension allows for off-center lid, meniscus, and glass              N            28                                      28         8
     overrun.
                                                                                                                                               Rev. 0 4/94
6. Dimension Q shall be measured from the seating plane to the
     base plane.

7. Measure dimension S1 at all four corners.

8. N is the maximum number of terminal positions.

9. Dimensioning and tolerancing per ANSI Y14.5M - 1982.

10. Controlling dimension: INCH.

All Intersil semiconductor products are manufactured, assembled and tested under ISO9000 quality systems certification.

Intersil semiconductor products are sold by description only. Intersil Corporation reserves the right to make changes in circuit design and/or specifications at any time with-
out notice. Accordingly, the reader is cautioned to verify that data sheets are current before placing orders. Information furnished by Intersil is believed to be accurate and
reliable. However, no responsibility is assumed by Intersil or its subsidiaries for its use; nor for any infringements of patents or other rights of third parties which may result
from its use. No license is granted by implication or otherwise under any patent or patent rights of Intersil or its subsidiaries.

                       For information regarding Intersil Corporation and its products, see web site http://www.intersil.com

Sales Office Headquarters

NORTH AMERICA                                          EUROPE                               ASIA
Intersil Corporation                                   Intersil SA                          Intersil (Taiwan) Ltd.
P. O. Box 883, Mail Stop 53-204                        Mercure Center                       7F-6, No. 101 Fu Hsing North Road
Melbourne, FL 32902                                    100, Rue de la Fusee                 Taipei, Taiwan
TEL: (407) 724-7000                                    1130 Brussels, Belgium               Republic of China
FAX: (407) 724-7240                                    TEL: (32) 2.724.2111                 TEL: (886) 2 2716 9310
                                                       FAX: (32) 2.724.22.05                FAX: (886) 2 2715 3029

                       23
This datasheet has been downloaded from:
             www.2689mr.com

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.2689mr.com

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright � Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 2689mr.com, Inc. All rights reserved

澳客彩票 网上百家乐送彩金 永利高网上开户送彩金 免费送彩金28元 彩票大赢家 棋牌送彩金且可提现的网站 澳门赌场送彩金 真人娱乐免费送彩金 那个棋牌游戏送彩金 送彩金100可提款mg游戏