电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

FDB8874

器件型号:FDB8874
厂商名称:Fairchild
厂商官网:
下载文档

器件描述

N-Channel PowerTrench MOSFET

文档预览

FDB8874器件文档内容

                                                                                                                               November 2004    FDB8874

FDB8874                                                                   Features

N-Channel PowerTrench� MOSFET                                             � rDS(ON) = 4.7m, VGS = 10V, ID = 40A
30V, 121A, 4.7m                                                           � rDS(ON) = 6.0m, VGS = 4.5V, ID = 40A
                                                                          � High performance trench technology for extremely low
General Description
                                                                             rDS(ON)
This N-Channel MOSFET has been designed specifically to                   � Low gate charge
improve the overall efficiency of DC/DC converters using
either synchronous or conventional switching PWM                          � High power and current handling capability
controllers. It has been optimized for low gate charge, low
rDS(ON) and fast switching speed.

Applications

� DC/DC converters

                                                                                                                D
           GATE

           SOURCE                            DRAIN                        G
                    TO-263AB               (FLANGE)                                 S
                    FDB SERIES

MOSFET Maximum Ratings TC = 25�C unless otherwise noted

   Symbol                                          Parameter                                                        Ratings    Units
VDSS                                                                                                                    30       V
VGS        Drain to Source Voltage                                                                                     �20       V

ID         Gate to Source Voltage                                                                                      121       A
                                                                                                                       107       A
           Drain Current                                                                                                21       A
           Continuous (TC = 25oC, VGS = 10V) (Note 1)                                                               Figure 4     A
           Continuous (TC = 25oC, VGS = 4.5V) (Note 1)                                                                 105      mJ
           Continuous (Tamb = 25oC, VGS = 10V, with RJA = 43oC/W)                                                      110       W
           Pulsed                                                                                                     0.73     W/oC
                                                                                                                   -55 to 175    oC
EAS        Single Pulse Avalanche Energy (Note 2)

PD         Power dissipation

           Derate above 25oC

TJ, TSTG Operating and Storage Temperature

Thermal Characteristics

RJC        Thermal Resistance Junction to Case TO-263                                                              1.36        oC/W
                                                                                                                               oC/W
RJA        Thermal Resistance Junction to Ambient TO-263 ( Note 3)                                                 62          oC/W

RJA        Thermal Resistance Junction to Ambient TO-263, 1in2 copper pad area                                     43

Package Marking and Ordering Information

    Device Marking                                   Device      Package  Reel Size                                Tape Width  Quantity
        FDB8874                                    FDB8874      TO-263AB   330mm                                      24mm     800 units
        FDB8874                            FDB8874_NL (Note 4)  TO-263AB   330mm                                      24mm     800 units

�2004 Fairchild Semiconductor Corporation                                                                                      FDB8874 Rev. A2
Electrical Characteristics TC = 25�C unless otherwise noted                                                                             FDB8874

     Symbol                                Parameter  Test Conditions                              Min Typ Max Units

Off Characteristics

BVDSS        Drain to Source Breakdown Voltage        ID = 250�A, VGS = 0V                         30   -     -        V

IDSS         Zero Gate Voltage Drain Current          VDS = 24V                                    -    -     1        �A
                                                      VGS = 0V
                                                                                       TC = 150oC  -    -     250

IGSS         Gate to Source Leakage Current           VGS = �20V                                   -    -     �100 nA

On Characteristics

VGS(TH)      Gate to Source Threshold Voltage         VGS = VDS, ID = 250�A                        1.2  -     2.5      V
                                                      ID = 40A, VGS = 10V
                                                      ID = 40A, VGS = 4.5V                         - 0.0033 0.0047
                                                      ID = 40A, VGS = 10V,
rDS(ON)      Drain to Source On Resistance            TJ = 175oC                                   -    0.0041 0.0060  

                                                                                                   - 0.0062 0.0080

Dynamic Characteristics

CISS         Input Capacitance                        VDS = 15V, VGS = 0V,                         -    3130  -        pF
COSS         Output Capacitance                       f = 1MHz
CRSS         Reverse Transfer Capacitance                                                          -    590   -        pF
RG           Gate Resistance
Qg(TOT)      Total Gate Charge at 10V                                                              -    345   -        pF
Qg(5)        Total Gate Charge at 5V
Qg(TH)       Threshold Gate Charge                    VGS = 0.5V, f = 1MHz                         -    1.9   -        
Qgs          Gate to Source Gate Charge
Qgs2         Gate Charge Threshold to Plateau         VGS = 0V to 10V                              -    56    72       nC
Qgd          Gate to Drain "Miller" Charge
                                                      VGS = 0V to 5V                               -    30    38       nC
                                                      VGS = 0V to 1V
                                                                                       VDD = 15V   -    3.0 4.0 nC
                                                                                       ID = 40A
                                                                                       Ig = 1.0mA  -    9.0   -        nC

                                                                                                   -    6.0   -        nC

                                                                                                   -    11    -        nC

Switching Characteristics (VGS = 10V)

tON          Turn-On Time                                                                          -    -     217      ns
td(ON)       Turn-On Delay Time
                                                                                                   -    10    -        ns

tr           Rise Time                                VDD = 15V, ID = 40A                          -    135   -        ns
                                                      VGS = 10V, RGS = 4.7
td(OFF)      Turn-Off Delay Time                                                                   -    45    -        ns

tf           Fall Time                                                                             -    34    -        ns

tOFF         Turn-Off Time                                                                         -    -     118      ns

Drain-Source Diode Characteristics

VSD          Source to Drain Diode Voltage            ISD = 40A                                    -    -     1.25     V
                                                      ISD = 20A
                                                      ISD = 40A, dISD/dt = 100A/�s                 -    -     1.0      V
                                                      ISD = 40A, dISD/dt = 100A/�s
trr          Reverse Recovery Time                                                                 -    -     32       ns

QRR          Reverse Recovered Charge                                                              -    -     18       nC

Notes:

1: Package current limitation is 80A.
2: Starting TJ = 25�C, L = 51uH, IAS = 64A, VDD = 27V, VGS = 10V.
3: Pulse width = 100s.

4: FDB8874_NL is lead free product. FDB8874_NL marking will appear on the reel label.

�2004 Fairchild Semiconductor Corporation                                                                              FDB8874 Rev. A2
Typical Characteristics TC = 25�C unless otherwise noted                                                                                                                                                                                 FDB8874

                              1.2                                                                                     125

                                                                                                                                                                     CURRENT LIMITED

POWER DISSIPATION MULTIPLIER  1.0                                                                                                                                    BY PACKAGE

                                                                                                                      100

                              0.8                                                              ID, DRAIN CURRENT (A)

                                                                                                                      75

                              0.6                                                                                                                                    VGS = 4.5V                               VGS = 10V

                                                                                                                                               50
                              0.4

                              0.2                                                                                     25

                              0                                                                                       0

                                   0        25  50  75                       100  125 150 175                                                      25  50        75  100         125                          150       175

                                                TC, CASE TEMPERATURE (oC)                                                                                  TC, CASE TEMPERATURE (oC)

Figure 1. Normalized Power Dissipation vs Case                                                 Figure 2. Maximum Continuous Drain Current vs
                         Temperature                                                                                 Case Temperature

ZJC, NORMALIZED                      2
    THERMAL IMPEDANCE                     DUTY CYCLE - DESCENDING ORDER

                                     1 0.5
                                           0.2
                                           0.1
                                           0.05
                                           0.02
                                           0.01

                                                                                                                                                                                                         PDM

                                   0.1

                                                SINGLE PULSE                                                                                                                                             t1
                                                          10-4
                                                                                                                                                                                                             t2

                                                                                                                                                                 NOTES:
                                                                                                                                                                 DUTY FACTOR: D = t1/t2
                                                                                                                                                                 PEAK TJ = PDM x ZJC x RJC + TC

                              0.01                                                10-3         10-2                                                        10-1                  100                                    101
                                   10-5

                                                                                        t, RECTANGULAR PULSE DURATION (s)

                                                    Figure 3. Normalized Maximum Transient Thermal Impedance

                              1000                                                                                                                                   TC = 25oC
                                                                                                                                                                     FOR TEMPERATURES
                                                          TRANSCONDUCTANCE                                                                                           ABOVE 25oC DERATE PEAK
                                                          MAY LIMIT CURRENT
                                                          IN THIS REGION                                                                                             CURRENT AS FOLLOWS:

IDM, PEAK CURRENT (A)                      VGS = 4.5V                                                                                                                I = I25                                  175 - TC
                                                                  VGS = 10V                                                                                                                                     150

                              100

                              50

                                      10-5          10-4                          10-3         10-2                                                        10-1                  100                                    101

                                                                                        t, PULSE WIDTH (s)

                                                                                  Figure 4. Peak Current Capability

�2004 Fairchild Semiconductor Corporation                                                                                                                                                                               FDB8874 Rev. A2
Typical Characteristics TC = 25�C unless otherwise noted                                                                                                                                                  FDB8874

                       1000                                                                                           500
                                                                                                                              If R = 0
                                                                              10�s                                            tAV = (L)(IAS)/(1.3*RATED BVDSS - VDD)
                                                                                                                              If R  0
ID, DRAIN CURRENT (A)  100                                                                IAS, AVALANCHE CURRENT (A)          tAV = (L/R)ln[(IAS*R)/(1.3*RATED BVDSS - VDD) +1]

                                                                              100�s                                   100

                                                                                                                                                                                STARTING TJ = 25oC

                          10                                                  1ms                                     10
                                   OPERATION IN THIS                                                                                                 STARTING TJ = 150oC

                                         AREA MAY BE
                                    LIMITED BY rDS(ON)

                             1                                                10ms
                                                                              DC
                                   SINGLE PULSE
                                   TJ = MAX RATED
                                   TC = 25oC

                          0.1                                                                                         1

                                1                            10                      60                               0.01         0.1                          1         10                         100

                                            VDS, DRAIN TO SOURCE VOLTAGE (V)                                                       tAV, TIME IN AVALANCHE (ms)

Figure 5. Forward Bias Safe Operating Area                                                NOTE: Refer to Fairchild Application Notes AN7514 and AN7515

                                                                                               Figure 6. Unclamped Inductive Switching
                                                                                                                      Capability

                       160                                                                                            160                                                     VGS = 4V
                                PULSE DURATION = 80�s                                                                                             VGS = 5V
ID, DRAIN CURRENT (A)           DUTY CYCLE = 0.5% MAX                                     ID, DRAIN CURRENT (A)
                                VDD = 15V                                                                             120
                                                                                                                                       VGS = 10V
                       120
                                                                                                                       80
                       80
                                         TJ = 25oC                                                                                                                            VGS = 3V

                       40                                    TJ = -55oC                                               40                                                                  TC = 25oC
                               TJ = 175oC                                                                                                                          PULSE DURATION = 80�s
                                                                                                                       0                                           DUTY CYCLE = 0.5% MAX
                                                                                                                           0
                          0                                                                                                   0.2          0.4                     0.6        0.8                    1.0

                          2.0               2.5         3.0      3.5                 4.0

                                            VGS, GATE TO SOURCE VOLTAGE (V)                                                   VDS, DRAIN TO SOURCE VOLTAGE (V)

                                Figure 7. Transfer Characteristics                                                       Figure 8. Saturation Characteristics

                          12                                 PULSE DURATION = 80�s        NORMALIZED DRAIN TO SOURCE  1.8
                                              ID = 40A       DUTY CYCLE = 0.5% MAX           ON RESISTANCE                    PULSE DURATION = 80�s
                                                                                                                              DUTY CYCLE = 0.5% MAX
rDS(ON), DRAIN TO SOURCE  10
    ON RESISTANCE (m)                                                                                                 1.6

                                                                                                                      1.4

                             8

                                                                                                                      1.2

                             6                                                                                        1.0

                                   ID = 1A
                             4

                                                                                                                      0.8                                               VGS = 10V, ID = 40A

                             2                                                                                        0.6
                                                                                                                         -80
                                2           4           6        8                   10                                       -40       0                   40     80     120 160 200

                                            VGS, GATE TO SOURCE VOLTAGE (V)                                                        TJ, JUNCTION TEMPERATURE (oC)

Figure 9. Drain to Source On Resistance vs Gate                                                                       Figure 10. Normalized Drain to Source On
                Voltage and Drain Current                                                                                Resistance vs Junction Temperature

�2004 Fairchild Semiconductor Corporation                                                                                                                                          FDB8874 Rev. A2
Typical Characteristics TC = 25�C unless otherwise noted                                                                                                                                       FDB8874

                      1.2                                                                                            1.10

                                                         VGS = VDS, ID = 250�A                                                ID = 250�A

NORMALIZED GATE       1.0                                                           NORMALIZED DRAIN TO SOURCE       1.05
   THRESHOLD VOLTAGE                                                                   BREAKDOWN VOLTAGE
                      0.8                                                                                            1.00

                      0.6                                                                                            0.95

                      0.4     -40         0          40  80 120 160 200                                              0.90     -40          0   40      80        120 160 200
                         -80                                                                                             -80

                                   TJ, JUNCTION TEMPERATURE (oC)                                                                           TJ, JUNCTION TEMPERATURE (oC)

Figure 11. Normalized Gate Threshold Voltage vs                                         Figure 12. Normalized Drain to Source
                   Junction Temperature                                             Breakdown Voltage vs Junction Temperature

                      5000                                                                                           10
                                                                                                                                VDD = 15V
                                                         CISS = CGS + CGD           VGS, GATE TO SOURCE VOLTAGE (V)
                                                           COSS  CDS + CGD                                            8

C, CAPACITANCE (pF)   1000                                                                                           6

                              CRSS = CGD

                                                                                                                     4

                                                                                                                                                       WAVEFORMS IN

                                                                                                                     2                                 DESCENDING ORDER:

                              VGS = 0V, f = 1MHz                                                                                                           ID = 40A
                                                                                                                                                           ID = 1A

                      100                                                                                            0

                      0.1                         1      10                     30                                      0     10           20      30      40             50  60

                              VDS, DRAIN TO SOURCE VOLTAGE (V)                                                                             Qg, GATE CHARGE (nC)

                     Figure 13. Capacitance vs Drain to Source                      Figure 14. Gate Charge Waveforms for Constant
                                              Voltage                                                        Gate Current

�2004 Fairchild Semiconductor Corporation                                                                                                                                     FDB8874 Rev. A2
Test Circuits and Waveforms                                                                                                                                      FDB8874

                                               VDS

                                                                                                                      BVDSS

                                                                 L                                                tP
                                                                                                          IAS
                                                                                                                               VDS

VARY tP TO OBTAIN                                                     +                                                                         VDD

REQUIRED PEAK IAS                          RG                          VDD
                                                                      -
VGS

                                                                 DUT

                tP                             IAS
0V                                                    0.01

Figure 15. Unclamped Energy Test Circuit                                     0
                                                                                                                                     tAV

                                                                               Figure 16. Unclamped Energy Waveforms

                                               VDS                           VDD                                      Qg(TOT)
                                                              L
                                                                                                          VDS                  VGS
                                                         DUT                                                                                    VGS = 10V
                    VGS                                               +                                   Qg(5)
Ig(REF)                                                                                                                         VGS = 5V
                                                                        VDD            Qgs2
                                                                      -

                                                                             VGS = 1V
                                                                             0

                                                                                         Qg(TH)           Qgd
                                                                                       Qgs

                                                                             Ig(REF)
                                                                              0

Figure 17. Gate Charge Test Circuit                                                   Figure 18. Gate Charge Waveforms

                                               VDS                                          tON                                      tOFF
                                                        RL                             td(ON)                                  td(OFF)

                                                                                                    tr                                      tf
                                                                                        90%
                                                                             VDS

                                                                                                                                                90%

                               VGS                                    +                              10%                                10%
                         RGS                                                 0
                                                                        VDD
                                                                      -

                                               DUT                                                                             90%
                                                                                                                                   50%
                                                                             VGS       50%
                                                                                10%
VGS                                                                                                       PULSE WIDTH
                                                                             0
     Figure 19. Switching Time Test Circuit
                                                                                  Figure 20. Switching Time Waveforms

�2004 Fairchild Semiconductor Corporation                                                                                                       FDB8874 Rev. A2
Thermal Resistance vs. Mounting Pad Area                                                                                                                                 FDB8874

The maximum rated junction temperature, TJM, and the                                                          80

thermal resistance of the heat dissipating path determines                                                             RJA = 26.51+ 19.84/(0.262+Area) EQ.2
                                                                                                                        RJA = 26.51+ 128/(1.69+Area) EQ.3
the maximum allowable device power dissipation, PDM, in an

application.  Therefore the application's ambient

temperature, TA (oC), and thermal resistance RJA (oC/W)                                                       60
must be reviewed to ensure that TJM is never exceeded.
                                                                                                  RJA (oC/W)
Equation 1 mathematically represents the relationship and

serves as the basis for establishing the rating of the part.

PDM  =  (---T---J----M------�-----T---A-----)                        (EQ. 1)                                  40

          RJA

In using surface mount devices such as the TO-263                                                             20
package, the environment in which it is applied will have a
significant influence on the part's current and maximum                                                           0.1  1                                     10
power dissipation ratings. Precise determination of PDM is
complex and influenced by many factors:                                                                       (0.645)                        (6.45)     (64.5)
                                                                                                                       AREA, TOP COPPER AREA in2 (cm2)

1. Mounting pad area onto which the device is attached and                                                    Figure 21. Thermal Resistance vs Mounting
   whether there is copper on one side or both sides of the                                                                            Pad Area
   board.

2. The number of copper layers and the thickness of the
   board.

3. The use of external heat sinks.

4. The use of thermal vias.

5. Air flow and board orientation.

6. For non steady state applications, the pulse width, the
   duty cycle and the transient thermal response of the part,
   the board and the environment they are in.

Fairchild provides thermal information to assist the
designer's preliminary application evaluation. Figure 21
defines the RJA for the device as a function of the top
copper (component side) area. This is for a horizontally
positioned FR-4 board with 1oz copper after 1000 seconds
of steady state power with no air flow. This graph provides
the necessary information for calculation of the steady state
junction temperature or power dissipation. Pulse
applications can be evaluated using the Fairchild device
Spice thermal model or manually utilizing the normalized
maximum transient thermal impedance curve.

Thermal resistances corresponding to other copper areas
can be obtained from Figure 21 or by calculation using
Equation 2 or 3. Equation 2 is used for copper area defined
in inches square and equation 3 is for area in centimeters
square. The area, in square inches or square centimeters is
the top copper area including the gate and source pads.

RJA = 26.51 + (---0---.-2---6--1-2--9---+.--8---A4----r---e---a---)               (EQ. 2)

                                                                     Area in Inches Squared

RJA = 26.51 + (---1---.-6---9---1--+-2---8-A----r---e---a---)        (EQ. 3)

                                                                     Area in Centimeters Squared

�2004 Fairchild Semiconductor Corporation                                                                                                               FDB8874 Rev. A2
PSPICE Electrical Model                                                                                                                                                          FDB8874

.SUBCKT FDB8874 2 1 3 ; rev May 2004                                                                                                                    LDRAIN
Ca 12 8 2.3e-9
Cb 15 14 2.25e-9                                                                         DPLCAP 5                                                               DRAIN
Cin 6 8 2.9e-9                                                                                                                                                     2

                                                                                   10

Dbody 7 5 DbodyMOD                                                                                         RSLC1                                    RLDRAIN
Dbreak 5 11 DbreakMOD                                                                                      51
Dplcap 10 5 DplcapMOD                                                                                      -                DBREAK
                                                                                      RSLC2                +                           11

                                                                                                        5     ESLC
                                                                                                        51
Ebreak 11 7 17 18 33.3
Eds 14 8 5 8 1                                                               -                             50                              +
Egs 13 8 6 8 1                                                                                             RDRAIN                           17
Esg 6 10 6 8 1                                                  ESG             6                                           EBREAK 18               DBODY
Evthres 6 21 19 8 1                                                             8                               16                         -
Evtemp 20 6 18 22 1                                                                      EVTHRES           21
                                                                             +                                                 MWEAK
It 8 17 1
                                                 LGATE          EVTEMP                   + 19 -
Lgate 1 9 8.5e-9
Ldrain 2 5 1.0e-9                                        RGATE + 18 - 6                       8
Lsource 3 7 2.7e-9
                                           GATE          9      20 22                                                 MMED
                                              1                                                            MSTRO

                                                 RLGATE

                                                                                                 CIN                                          7     LSOURCE
                                                                                                                 8          RSOURCE                                  SOURCE
                                                                                                                                                                          3
RLgate 1 9 85                                                      S1A                   S2A                                      RBREAK
RLdrain 2 5 10                                                  12 13                                                       17                     RLSOURCE
RLsource 3 7 27                                                                    14            15
                                                                          8                                                                      18
                                                                                   13

                                                                S1B                      S2B                                                        RVTEMP

Mmed 16 6 8 8 MmedMOD                                       CA               13                  CB                                                 19
Mstro 16 6 8 8 MstroMOD
Mweak 16 21 8 8 MweakMOD                                                           +                 + 14                   IT                   -

Rbreak 17 18 RbreakMOD 1                                        EGS                   6       EDS       5                                            VBAT
Rdrain 50 16 RdrainMOD 1.3e-3                                                         8                 8                                        +
Rgate 9 20 1.9
RSLC1 5 51 RSLCMOD 1e-6                                                            -                 -              8
RSLC2 5 50 1e3                                                                                                                                 22
Rsource 8 7 RsourceMOD 1.7e-3
Rvthres 22 8 RvthresMOD 1                                                                                                      RVTHRES
Rvtemp 18 19 RvtempMOD 1
S1a 6 12 13 8 S1AMOD
S1b 13 12 13 8 S1BMOD
S2a 6 15 14 13 S2AMOD
S2b 13 15 14 13 S2BMOD

Vbat 22 19 DC 1

ESLC 51 50 VALUE={(V(5,51)/ABS(V(5,51)))*(PWR(V(5,51)/(1e-6*500),10))}

.MODEL DbodyMOD D (IS=4.1E-12 IKF=10 N=1.01 RS=2e-3 TRS1=8e-4 TRS2=2e-7
+ CJO=1.22e-9 M=0.57 TT=3e-12 XTI=3)
.MODEL DbreakMOD D (RS=8e-2 TRS1=1e-3 TRS2=-8.9e-6)
.MODEL DplcapMOD D (CJO=1.12e-9 IS=1e-30 N=10 M=0.42)

.MODEL MmedMOD NMOS (VTO=2 KP=9 IS=1e-30 N=10 TOX=1 L=1u W=1u RG=1.9)
.MODEL MstroMOD NMOS (VTO=2.5 KP=390 IS=1e-30 N=10 TOX=1 L=1u W=1u)
.MODEL MweakMOD NMOS (VTO=1.72 KP=0.05 IS=1e-30 N=10 TOX=1 L=1u W=1u RG=19 RS=0.1)

.MODEL RbreakMOD RES (TC1=8.3e-4 TC2=-8e-7)
.MODEL RdrainMOD RES (TC1=7.5e-3 TC2=6e-6)
.MODEL RSLCMOD RES (TC1=1e-4 TC2=1e-6)
.MODEL RsourceMOD RES (TC1=1e-4 TC2=2.5e-6)
.MODEL RvthresMOD RES (TC1=-2.4e-3 TC2=-8e-6)
.MODEL RvtempMOD RES (TC1=-1.8e-3 TC2=2e-7)

.MODEL S1AMOD VSWITCH (RON=1e-5 ROFF=0.1 VON=-4 VOFF=-3)
.MODEL S1BMOD VSWITCH (RON=1e-5 ROFF=0.1 VON=-3 VOFF=-4)
.MODEL S2AMOD VSWITCH (RON=1e-5 ROFF=0.1 VON=-2 VOFF=-0.5)
.MODEL S2BMOD VSWITCH (RON=1e-5 ROFF=0.1 VON=-0.5 VOFF=-2)
.ENDS

Note: For further discussion of the PSPICE model, consult A New PSPICE Sub-Circuit for the Power MOSFET Featuring Global
Temperature Options; IEEE Power Electronics Specialist Conference Records, 1991, written by William J. Hepp and C. Frank
Wheatley.

�2004 Fairchild Semiconductor Corporation                                                                                                                       FDB8874 Rev. A2
SABER Electrical Model                                                                                                                                                         FDB8874

rev May 2004

template FDB8874 n2,n1,n3

electrical n2,n1,n3

{

var i iscl

dp..model dbodymod = (isl=4.1e-12,ikf=10,nl=1.01,rs=2e-3,trs1=8e-4,trs2=2e-7,cjo=1.22e-9,m=0.57,tt=3e-12,xti=3)

dp..model dbreakmod = (rs=8e-2,trs1=1e-3,trs2=-8.9e-6)

dp..model dplcapmod = (cjo=1.12e-9,isl=10e-30,nl=10,m=0.42)

m..model mmedmod = (type=_n,vto=2,kp=9,is=1e-30, tox=1)

m..model mstrongmod = (type=_n,vto=2.5,kp=390,is=1e-30, tox=1)

m..model mweakmod = (type=_n,vto=1.72,kp=0.05,is=1e-30, tox=1,rs=0.1)

sw_vcsp..model s1amod = (ron=1e-5,roff=0.1,von=-4,voff=-3)                              DPLCAP             5                                            LDRAIN  DRAIN
sw_vcsp..model s1bmod = (ron=1e-5,roff=0.1,von=-3,voff=-4)                         10                        RSLC1                                     RLDRAIN     2
sw_vcsp..model s2amod = (ron=1e-5,roff=0.1,von=-2,voff=-0.5)
sw_vcsp..model s2bmod = (ron=1e-5,roff=0.1,von=-0.5,voff=-2)
c.ca n12 n8 = 2.3e-9

c.cb n15 n14 = 2.25e-9                                                                RSLC2                51
c.cin n6 n8 = 2.9e-9                                                                                           ISCL

dp.dbody n7 n5 = model=dbodymod                                              -                             50               DBREAK
dp.dbreak n5 n11 = model=dbreakmod                                                                         RDRAIN                       11
dp.dplcap n10 n5 = model=dplcapmod                              ESG             6
                                                                                8                               16            MWEAK
                                                                                         EVTHRES           21                                           DBODY
                                                                             +
                                                                                                                                                       LSOURCE
spe.ebreak n11 n7 n17 n18 = 33.3                 LGATE          EVTEMP                   + 19 -                                                                        SOURCE
spe.eds n14 n8 n5 n8 = 1                                                                                                                                                    3
spe.egs n13 n8 n6 n8 = 1                                 RGATE + 18 - 6                       8
spe.esg n6 n10 n6 n8 = 1
spe.evthres n6 n21 n19 n8 = 1              GATE          9      20 22                                                 MMED      EBREAK
spe.evtemp n20 n6 n18 n22 = 1                 1                                                            MSTRO                          +

                                                 RLGATE                                                           8                        17
                                                                                                                                           18
                                                                                                 CIN                                       -

                                                                                                                                                7

i.it n8 n17 = 1                                                                                                      RSOURCE

                                                                                                                                                      RLSOURCE

l.lgate n1 n9 = 8.5e-9                                             S1A                   S2A                                    RBREAK
l.ldrain n2 n5 = 1.0e-9                                         12 13
l.lsource n3 n7 = 2.7e-9                                                           14            15                         17                     18
                                                                          8
                                                                                   13
                                                                   S1B
                                                                                         S2B                                                          RVTEMP

res.rlgate n1 n9 = 85                                       CA               13                  CB                                                   19
                                                                                                    + 14
res.rldrain n2 n5 = 10                                                             +                                        IT                     -

res.rlsource n3 n7 = 27                                         EGS                   6       EDS       5                                              VBAT
                                                                                      8                 8
                                                                                                                                                   +

m.mmed n16 n6 n8 n8 = model=mmedmod, l=1u, w=1u                                    -                 -               8
m.mstrong n16 n6 n8 n8 = model=mstrongmod, l=1u, w=1u                                                                                           22
m.mweak n16 n21 n8 n8 = model=mweakmod, l=1u, w=1u
                                                                                                                                RVTHRES

res.rbreak n17 n18 = 1, tc1=8.3e-4,tc2=-8e-7
res.rdrain n50 n16 = 1.3e-3, tc1=7.5e-3,tc2=6e-6
res.rgate n9 n20 = 1.9
res.rslc1 n5 n51 = 1e-6, tc1=1e-4,tc2=1e-6
res.rslc2 n5 n50 = 1e3
res.rsource n8 n7 = 1.7e-3, tc1=1e-4,tc2=2.5e-6
res.rvthres n22 n8 = 1, tc1=-2.4e-3,tc2=-8e-6
res.rvtemp n18 n19 = 1, tc1=-1.8e-3,tc2=2e-7
sw_vcsp.s1a n6 n12 n13 n8 = model=s1amod
sw_vcsp.s1b n13 n12 n13 n8 = model=s1bmod
sw_vcsp.s2a n6 n15 n14 n13 = model=s2amod
sw_vcsp.s2b n13 n15 n14 n13 = model=s2bmod

v.vbat n22 n19 = dc=1
equations {
i (n51->n50) +=iscl
iscl: v(n51,n50) = ((v(n5,n51)/(1e-9+abs(v(n5,n51))))*((abs(v(n5,n51)*1e6/500))** 10))
}
}

�2004 Fairchild Semiconductor Corporation                                                                                                                     FDB8874 Rev. A2
PSPICE Thermal Model                       th                               JUNCTION                        FDB8874

REV 23 May 2004                            RTHERM1                                CTHERM1
                                                                         6        CTHERM2
FDB8874T                                                                          CTHERM3
                                           RTHERM2                                CTHERM4
CTHERM1 TH 6 1.9e-3                                                      5        CTHERM5
CTHERM2 6 5 2.8e-3                                                                CTHERM6
CTHERM3 5 4 3.5e-3                         RTHERM3
CTHERM4 4 3 3.6e-3                                                       4
CTHERM5 3 2 4.0e-3
CTHERM6 2 TL 1.6e-2                        RTHERM4
                                                                         3
RTHERM1 TH 6 3.8e-2
RTHERM2 6 5 5.0e-2                         RTHERM5
RTHERM3 5 4 1.0e-1                                                       2
RTHERM4 4 3 1.8e-1
RTHERM5 3 2 3.5e-1                         RTHERM6
RTHERM6 2 TL 3.7e-1

SABER Thermal Model

SABER thermal model FDB8874T
template thermal_model th tl
thermal_c th, tl
{
ctherm.ctherm1 th 6 =1.9e-3
ctherm.ctherm2 6 5 =2.8e-3
ctherm.ctherm3 5 4 =3.5e-3
ctherm.ctherm4 4 3 =3.6e-3
ctherm.ctherm5 3 2 =4.0e-3
ctherm.ctherm6 2 tl =1.6e-2

rtherm.rtherm1 th 6 =3.8e-2
rtherm.rtherm2 6 5 =5.0e-2
rtherm.rtherm3 5 4 =1.0e-1
rtherm.rtherm4 4 3 =1.8e-1
rtherm.rtherm5 3 2 =3.5e-1
rtherm.rtherm6 2 tl =3.7e-1
}

                                           tl                               CASE

�2004 Fairchild Semiconductor Corporation                                                  FDB8874 Rev. A2
TRADEMARKS

The following are registered and unregistered trademarks Fairchild Semiconductor owns or is authorized to use and is
not intended to be an exhaustive list of all such trademarks.

ACExTM           FAST        ISOPLANARTM                    Power247TM                  StealthTM

ActiveArrayTM FASTrTM        LittleFETTM                    PowerEdgeTM                 SuperFETTM

BottomlessTM FPSTM           MICROCOUPLERTM PowerSaverTM                                SuperSOTTM-3
                                                                                        SuperSOTTM-6
CoolFETTM        FRFETTM     MicroFETTM                     PowerTrench                 SuperSOTTM-8

CROSSVOLTTM GlobalOptoisolatorTM MicroPakTM                 QFET

DOMETM           GTOTM       MICROWIRETM                    QSTM                        SyncFETTM

EcoSPARKTM HiSeCTM           MSXTM                          QT OptoelectronicsTM TinyLogic

E2CMOSTM         I2CTM       MSXProTM                       Quiet SeriesTM              TINYOPTOTM

EnSignaTM        i-LoTM      OCXTM                          RapidConfigureTM            TruTranslationTM

FACTTM           ImpliedDisconnectTM OCXProTM               RapidConnectTM              UHCTM
                                                            �SerDesTM                   UltraFET
FACT Quiet SeriesTM          OPTOLOGIC                      SILENT SWITCHER
                                                            SMART STARTTM               UniFETTM
Across the board. Around the world.TM OPTOPLANARTM          SPMTM
                             PACMANTM                                                   VCXTM
The Power Franchise
                             POPTM
Programmable Active DroopTM

DISCLAIMER

FAIRCHILD SEMICONDUCTOR RESERVES THE RIGHT TO MAKE CHANGES WITHOUT FURTHER NOTICE TO ANY
PRODUCTS HEREIN TO IMPROVE RELIABILITY, FUNCTION OR DESIGN. FAIRCHILD DOES NOT ASSUME ANY LIABILITY
ARISING OUT OF THE APPLICATION OR USE OF ANY PRODUCT OR CIRCUIT DESCRIBED HEREIN; NEITHER DOES IT
CONVEY ANY LICENSE UNDER ITS PATENT RIGHTS, NOR THE RIGHTS OF OTHERS.

LIFE SUPPORT POLICY

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT

DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF FAIRCHILD SEMICONDUCTOR CORPORATION.

As used herein:

1. Life support devices or systems are devices or           2. A critical component is any component of a life

systems which, (a) are intended for surgical implant into   support device or system whose failure to perform can

the body, or (b) support or sustain life, or (c) whose      be reasonably expected to cause the failure of the life

failure to perform when properly used in accordance         support device or system, or to affect its safety or

with instructions for use provided in the labeling, can be  effectiveness.
reasonably expected to result in significant injury to the

user.

PRODUCT STATUS DEFINITIONS

Definition of Terms

Datasheet Identification     Product Status                                 Definition

Advance Information          Formative or                   This datasheet contains the design specifications for
                             In Design                      product development. Specifications may change in
                                                            any manner without notice.

Preliminary                  First Production               This datasheet contains preliminary data, and
                                                            supplementary data will be published at a later date.
                                                            Fairchild Semiconductor reserves the right to make
                                                            changes at any time without notice in order to improve
                                                            design.

No Identification Needed     Full Production                This datasheet contains final specifications. Fairchild
                                                            Semiconductor reserves the right to make changes at
                                                            any time without notice in order to improve design.

Obsolete                     Not In Production              This datasheet contains specifications on a product
                                                            that has been discontinued by Fairchild semiconductor.
                                                            The datasheet is printed for reference information only.

                                                                                                                                                                             Rev. I14
This datasheet has been downloaded from:
             www.2689mr.com

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.2689mr.com

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright � Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 2689mr.com, Inc. All rights reserved

全讯网送彩金 百家乐送彩金最新资讯 送彩金的网址怎么找 娱乐平台充值送彩金 pk10机器人 爱彩送彩金 网上现金游戏注册送彩金 送彩金的网址怎么找 微信算账机器人 手机彩票送彩金