电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

ADM693AARNZ-REEL

器件型号:ADM693AARNZ-REEL
器件类别:半导体    电源管理   
厂商名称:ADI [Analog Devices Inc]
标准:
下载文档 在线购买

ADM693AARNZ-REEL在线购买

供应商 器件名称 价格 最低购买 库存  
ADM693AARNZ-REEL ¥13.99 2500 点击查看 点击购买

器件描述

IC SUPERVISOR MPU 4.4V WD 16SOIC

参数
产品属性属性值
类型:备用电池电路
受监控电压数:1
输出:开路漏极,推挽式
复位:高有效/低有效
复位超时:最小为 140 ms
电压 - 阈值:4.4V
工作温度:-40°C ~ 85°C(TA)
安装类型:表面贴装
封装/外壳:16-SOIC(0.154",3.90mm 宽)
供应商器件封装:16-SOIC

ADM693AARNZ-REEL器件文档内容

a                    Microprocessor
                 Supervisory Circuits

   ADM691A/ADM693A/ADM800L/M

    FEATURES                                                                               FUNCTIONAL BLOCK DIAGRAM
    Low Power Consumption:
    Precision Voltage Monitor                                                                                             BATT ON
    2% Tolerance on ADM800L/M
    Reset Time Delay--200 ms, or Adjustable                                             4.65V1                                                        LOW LINE
    1 A Standby Current                                                     VCC                                                                       VOUT
    Automatic Battery Backup Power Switching
    Fast Onboard Gating of Chip Enable Signals                              VBATT                             CHIP ENABLE                             CEOUT
    Also Available in TSSOP Package (ADM691A)                                CEIN                                 OUTPUT
                                                                                                                CONTROL
    APPLICATIONS
    Microprocessor Systems                                                    OSC IN         RESET &                         RESET &                  RESET
    Computers                                                               OSC SEL        WATCHDOG                       GENERATOR
    Controllers                                                                             TIMEBASE                                                  RESET
    Intelligent Instruments                                                                                                                           WATCHDOG
    Automotive Systems                                                       WATCHDOG              WATCHDOG                        WATCHDOG           OUTPUT (WDO)
    Critical P Power Monitoring                                               INPUT (WDI)  TRANSITION DETECTOR                         TIMER
                                                                                                                                                      POWER FAIL
GENERAL DESCRIPTION                                                         POWER FAIL                                                                OUTPUT (PFO)
The ADM691A/ADM693A/ADM800L/ADM800M family of                                 INPUT (PFI)
supervisory circuits offers complete single chip solutions for
power supply monitoring and battery control functions in                                   1.25V
microprocessor systems. These functions include �P reset,
backup-battery switchover, watchdog timer, CMOS RAM write                                                             ADM691A/ADM693A
protection, and power-failure warning. The family of products                                                         ADM800L/ADM800M
provides an upgrade for the MAX691A/93A/800M family of
products.                                                                                  1VOLTAGE DETECTOR = 4.4V (ADM693A/ADM800M)

All parts are available in 16-pin DIP and SO packages. The                   INPUT         7805 +5V                                   0.1�F
ADM691A is also available in a space-saving TSSOP package.                  POWER
The following functionality is provided:                                                                                                       VCC
                                                                                 R1
1. Power-on reset output during power-up, power-down and                         R2                                                           CMOS
   brownout conditions. The circuitry remains operational with                                                                                 RAM
   VCC as low as 1 V.
                                                                                           BATTERY                   VCC  BAT VOUT           ADDRESS
2. Battery backup switching for CMOS RAM, CMOS micro-                                                     NC  VBATT       ON CEOUT           DECODE
   processor or other low power logic.
                                                                                                                   ADM691A CEIN                    A0�A15 �P
3. A reset pulse if the optional watchdog timer has not been                                                       ADM693A                                   POWER
   toggled within a specified time.
                                                                                                              PFI  ADM800L  WDI               I/O LINE
4. A 1.25 V threshold detector for power fail warning, low bat-                                               GND  ADM800M
   tery detection, or to monitor a power supply other than +5 V.
                                                                                                              OSC IN        PFO               NMI       �P

                                                                                                              OSC SEL      RESET              RESET

                                                                                                              LOW LINE WDO

                                                                                                                  SYSTEM
                                                                                                                  STATUS
                                                                                                               INDICATORS

                                                                                           Figure 1. Typical Application

REV. 0                                                                      One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.

Information furnished by Analog Devices is believed to be accurate and      Tel: 617/329-4700 World Wide Web Site: http://www.analog.com
reliable. However, no responsibility is assumed by Analog Devices for its
use, nor for any infringements of patents or other rights of third parties  Fax: 617/326-8703                                      � Analog Devices, Inc., 1996
which may result from its use. No license is granted by implication or
otherwise under any patent or patent rights of Analog Devices.
ADM691A/ADM693A/ADM800L/M�SPECIFICATIONS

(VCC = 4.75 V to 5.5 V (ADM691A, ADM800L) 4.5 V to 5.5 V (ADM693A, ADM800M) VBATT = +2.8 V, TA = TMIN to TMAX unless otherwise noted)

Parameter                                        Min           Typ           Max    Unit Test Conditions/Comments

BATTERY BACKUP SWITCHING                         0                           5.5    V
   VCC, VBATT Operating Voltage Range            VCC � 0.05
   VOUT Output Voltage                           VCC � 0.3     VCC � 0.02           V       IOUT = 25 mA
                                                 VBATT � 0.3
   VCC to VOUT Output Resistance                 VBATT � 0.25  VCC � 0.2            V       IOUT = 250 mA
   VOUT in Battery Backup Mode                   VBATT � 0.15
                                                               0.8           1.2            VCC = 4.5 V
   VBATT to VOUT Output Resistance               �0.1
                                                 �1.0                               V       VBATT = 4.5 V, IOUT = 20 mA
   Supply Current (Excludes IOUT)
   Supply Current in B. Backup (Excludes IOUT)   1                                  V       VBATT = 2.8 V, IOUT = 10 mA
   Battery Standby Current
                                                                                    V       VBATT = 2.0 V, IOUT = 5 mA
      (+ = Discharge, � = Charge)
                                                                             12             VBATT = 4.5 V
   Battery Switchover Threshold
   VCC�VBATT                                                                 20             VBATT = 2.8 V
   Battery Switchover Hysteresis
   BATT ON Output Voltage Low                                                25             VBATT = 2.0 V

   BATT ON Output Short Circuit Current                        70            100    �A      VCC > (VBATT � 1 V)

                                                               0.04          1      �A      VCC < (VBATT � 1.2 V), VBATT = 2.8 V

                                                                                            5.5 V > VCC > VBATT + 0.2 V

                                                                             +0.02  �A      (VBATT +0.2 V) < VCC , TA = +25�C

                                                                             +0.02  �A      (VBATT +0.2 V) < VCC

                                                               VBATT + 0.03         V       Power Up
                                                               VBATT � 0.03
                                                               60                   V       Power Down

                                                                                    mV

                                                               0.1           0.4    V       ISINK = 3.2 mA

                                                               0.7           1.5    V       ISINK = 25 mA

                                                               60                   mA Sink Current

                                                               15            100    �A      Source Current

RESET AND WATCHDOG TIMER                         4.5           4.65          4.75   V
   Reset Voltage Threshold                                                   4.50   V
      ADM691A, ADM800L                           4.25          4.40          4.70   V
      ADM693A, ADM800M                                                       4.45   V
      ADM800L, VCC Falling                       4.55                               mV      TA = +25�C
      ADM800M, VCC Falling                                                   280    �s      TA = +25�C
   Reset Threshold Hysteresis                    4.3                         2.25   ns
   VCC to RESET Delay                                                        140    ms      Power Down
   LOW LINE to RESET Delay                                     15                   Cycles
   Reset Timeout Period Internal Oscillator                                  0.3    s       Power Up
   Reset Timeout Period External Clock                         80            0.4    ms      Power Up
   Watchdog Timeout Period, Internal Oscillator                              20     Cycles  Long Period
                                                               800           0.4    Cycles  Short Period
   Watchdog Timeout Period, External Clock                                   100    ns      Long Period
                                                 140           200           0.4    V       Short Period
   Minimum WDI Input Pulse Width                                             10     V       VIL = 0.4, VIH = 0.75 � VCC
   RESET Output Voltage                                        2048          0.8    V       ISINK = 50 �A, VCC = 1 V, VBATT = 0 V
                                                                                    mA      ISINK = 3.2 mA, VCC = 4.25 V
   RESET Output Short Circuit Current            1.0           1.6           50     V       ISOURCE = 1.6 mA, VCC = 5 V
   RESET Output Voltage Low                                                         V
   LOW LINE Output Voltage                       70            100           1.3    V       ISINK = 3.2 mA
                                                                             1.275  �A      ISINK = 3.2 mA, VCC = 4.25 V
   LOW LINE Short Circuit Source Current                       4096          � 25   V       ISOURCE = 1 �A, VCC = 5 V
   WDO Output Voltage                                                        0.4    V
                                                               1024          100    mA      ISINK = 3.2 mA, VCC = 4.25 V
   WDO Short Circuit Source Current                                                         ISOURCE = 500 �A, VCC = 5 V
   WDI Input Threshold                           100

      Logic Low                                                0.004
      Logic High
   WDI Input Current                                           0.1

POWER FAIL DETECTOR                              3.5
   PFI Input Threshold ADM69xA
   PFI Input Threshold ADM800L/M                               7
   PFI Input Current
   PFO Output Voltage                            0.1           0.4

   PFO Short Circuit Source Current              3.5
   PFI to PFO Delay
                                                 1             15

                                                 3.5
                                                                       3

                                                                                    V

                                                 0.75 � VCC                         V
                                                 �50
                                                               �10                  �A      WDI = 0 V
                                                 1.2           20
                                                 1.225                              �A      WDI = VOUT
                                                               1.25
                                                 3.5           1.25                 V       VCC = 5 V
                                                 1             � 0.01
                                                                                    V       VCC = 5 V
                                                               15
                                                               25                   nA
                                                               60
                                                                                    V       ISINK = 3.2 mA

                                                                                            ISOURCE = 1 �A

                                                                                    �A

                                                                                    �s      VIN = �20 mV

                                                                                    �s      VIN = 20 mV

                                                               �2�                                                                     REV. 0
                                                                                                        ADM691A/ADM693A/ADM800L/M

Parameter                                               Min                           Typ         Max   Units Test Conditions/Comments

CHIP ENABLE GATING                                      0.1                           � 0.005     �1    �A        Disable Mode
   CEIN Leakage Current                                 3.5
   CEIN to CEOUT Resistance                             2.7                           40          150             Enable Mode
   CEIN to CEOUT Propagation Delay
   CEOUT Short-Circuit Current                          VOUT � 0.4                    6           10    ns        RIN = 50 , CLOAD = 50 pF
   CEOUT Output Voltage
                                                                                      0.75        2.0   mA        Disable Mode, CEOUT = 0 V
   RESET to CEOUT Propagation Delay
                                                                                                        V         VCC = 5 V, IOUT = �100 �A
OSCILLATOR
   OSC IN Input Current                                                                                 V         VCC = 0 V, VBATT = 2.8 V, IOUT = 1 �A
   OSC In Input Pullup Current
   OSC SEL Input Pullup Current                                                       12                �s        Power Down
   OSC IN Frequency Range
   OSC IN Threshold Voltage                                                           0.1         �5    �A        OSC SEL = 0 V

   OSC IN Frequency with Ext Capacitor                                                10          100   �A        OSC SEL = VOUT or Floating

NOTES                                                                                 10          100   �A        OSC SEL = 0 V
1Either VCC or VBATT can be 0 V if the other > +2.0 V.
Specifications subject to change without notice.                                      500               kHz OSC SEL = 0 V

                                                                                      VOUT � 0.6        V         VIH

                                                                                      3.65        2.00  V         VIL

                                                                                      100               kHz       OSC SEL = 0 V, COSC = 47 pF

ABSOLUTE MAXIMUM RATINGS*                                                                Model          ORDERING GUIDE                Package
                                                                                                                                      Option
(TA = 25�C unless otherwise noted)                                                       ADM691AAN           Temperature              N-16
                                                                                         ADM691AARN          Range                    R-16N
VCC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . �0.3 V to +6 V     ADM691AARW                                   R-16W
VBATT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . �0.3 V to +6 V       ADM691AARU          �40�C to +85�C           RU-16
All Other Inputs . . . . . . . . . . . . . . . . . �0.3 V to VOUT + 0.5 V                                    �40�C to +85�C           N-16
Input Current                                                                            ADM693AAN           �40�C to +85�C           R-16N
                                                                                         ADM693AARN          �40�C to +85�C           R-16W
  VCC (Peak) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1000 mA       ADM693AARW          �40�C to +85�C           N-16
  VCC (Continuous) . . . . . . . . . . . . . . . . . . . . . . . . . . . 250 mA                              �40�C to +85�C           R-16N
  VBATT (Peak) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250 mA        ADM800LAN           �40�C to +85�C           R-16W
  VBATT (Continuous) . . . . . . . . . . . . . . . . . . . . . . . . . . 25 mA           ADM800LARN          �40�C to +85�C           N-16
GND, BATT ON . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100 mA              ADM800LARW          �40�C to +85�C           R-16N
                                                                                                             �40�C to +85�C           R-16W
Digital Output Current . . . . . . . . . . . . . . . . . . . . . . . . . 25 mA           ADM800MAN           �40�C to +85�C
                                                                                         ADM800MARN          �40�C to +85�C      Chip Enable
Power Dissipation, N-16 DIP . . . . . . . . . . . . . . . . . . 842 mW                   ADM800MARW          �40�C to +85�C      Signals
  A Thermal Impedance . . . . . . . . . . . . . . . . . . . . . 135�C/W                                                          Yes
                                                                                                                                 Yes
Power Dissipation, R-16 Narrow SOIC . . . . . . . . . . . 700 mW                                                                 Yes
  JA Thermal Impedance . . . . . . . . . . . . . . . . . . . . . . . 110�W                                                       Yes

Power Dissipation, R-16 Wide SOIC . . . . . . . . . . . . . 762 mW
  JA Thermal Impedance . . . . . . . . . . . . . . . . . . . . . 110�C/W

Power Dissipation, RU-16 TSSOP . . . . . . . . . . . . . . 500 mW
  JA Thermal Impedance . . . . . . . . . . . . . . . . . . . . . 158�C/W

Operating Temperature Range
  Industrial (A Version) . . . . . . . . . . . . . . . . �40�C to +85�C

Lead Temperature (Soldering, 10 sec) . . . . . . . . . . . . +300�C
  Vapor Phase (60 sec) . . . . . . . . . . . . . . . . . . . . . . . . . 215�C
  Infrared (15 sec) . . . . . . . . . . . . . . . . . . . . . . . . . . . . +220�C

Storage Temperature Range . . . . . . . . . . . . �65�C to +150�C

*Stresses above those listed under "Absolute Maximum Ratings" may cause perma-
nent damage to the device. This is a stress rating only and functional operation of
the device at these or any other conditions above those listed in the operational
sections of this specification is not implied. Exposure to absolute maximum ratings
for extended periods of time may affect device reliability.

                                                        Table I. Product Selection Table

Part No.  Power On        Low VCC                       Watchdog                                  Battery Backup  Base Drive
          Reset Time      Threshold                     Timeout                                   Switching       Ext PNP
ADM691A
ADM693A   200 ms or Adj.  4.65 V � 3%                   100 ms, 1.6 s, Adj.                       Yes             Yes
ADM800M   200 ms or Adj.  4.4 V � 3%                    100 ms, 1.6 s, Adj.                       Yes             Yes
ADM800L   200 ms or Adj.  4.4 V � 2%                    100 ms, 1.6 s, Adj.                       Yes             Yes
          200 ms or Adj.  4.65 V � 2%                   100 ms, 1.6 s, Adj.                       Yes             Yes

REV. 0                                                                                �3�
ADM691A/ADM693A/ADM800L/M

Pin Mnemonic                                        PIN DESCRIPTIONS

1   VBATT     Function

2   VOUT      Backup Battery Input. Connect to external battery or capacitor. Connect to ground if a backup battery is
              not used.
3   VCC
              Output Voltage, VCC or VBATT is internally switched to VOUT depending on which is at the highest poten-
4 GND         tial. When VCC is higher than VBATT and is also higher than the reset threshold, VCC is switched to VOUT.
              When VCC is lower than VBATT and below the reset threshold, VBATT is switched to VOUT. Connect VOUT to
5 BATT ON     VCC if a backup battery is not being used.
              Power Supply Input; +5 V.
6 LOW LINE
7 OSC IN      0 V. Ground reference for all signals.

8 OSC SEL     Logic Output. BATT ON goes high when VOUT is internally switched to the VBATT input. It goes low when
              VOUT is internally switched to VCC. The output may also be used to drive the base (via a resistor) of an ex-
9 PFI         ternal PNP transistor to increase the output current above the 250 mA rating of VOUT.
10 PFO        Logic Output. LOW LINE goes low when VCC falls below the reset threshold. It returns high as soon as
11 WDI        VCC rises above the reset threshold.
              Oscillator Logic Input. With OSC SEL high or floating, the internal oscillator is enabled and sets the reset
12  CEOUT     delay and the watchdog timeout period. Connecting OSC IN low selects 100 ms while leaving it floating
              selects 1.6 sec. With OSC SEL low, OSC IN can be driven by an external clock signal or an external ca-
13 CEIN       pacitor can be connected between OSC IN and GND. This sets both the reset active pulse timing and the
14 WDO        watchdog timeout period. (See Table II and Figure 4.)

15 RESET      Logic Oscillator Select Input. When OSC SEL is unconnected (floating) or driven high, the internal oscil-
16 RESET      lator sets the reset active time and watchdog timeout period. When OSC SEL is low, the external oscillator
              input, OSC IN, is enabled. OSC SEL has a 10 �A internal pullup.
              Power Fail Input. PFI is the noninverting input to the Power Fail Comparator. When PFI is less than
              1.25 V, PFO goes low. Connect PFI to GND or VOUT when not used.
              Power Fail Output. PFO is the output of the Power Fail Comparator. It goes low when PFI is less than
              1.25 V.

              Watchdog Input. WDI is a three level input. If WDI remains either high or low for longer than the watch-
              dog timeout period, RESET pulses low and WDO goes low. The timer resets with each transition on the
              WDI line. The Watchdog Timer may be disabled if WDI is left floating or is driven to midsupply.

              Output. CEOUT goes low only when CEIN is low and VCC is above the reset threshold. If CEIN is low when
              reset is asserted, CEOUT will remain low for 15 �s or until CEIN goes high, whichever occurs first.
              Chip Enable Input. The input to the CE gating circuit. Connect to GND or VOUT if not used.
              Logic Output. The Watchdog Output, WDO, goes low if WDI remains either high or low for longer than
              the Watchdog timeout period. WDO is set high by the next transition at WDI. WDO remains high if WDI
              is unconnected.

              Logic Output. RESET goes low if VCC falls below the Reset Threshold. It remains low for 200 ms typ after
              VCC goes above the reset threshold.
              Logic Output. RESET is an open-drain output. It is the inverse of RESET.

                           PIN CONFIGURATIONS

                           VBATT 1                    16 RESET
                            VOUT 2                    15 RESET

                                    VCC  3 ADM691A 14         WDO
                                   GND   4 ADM693A 13         CEIN
                            BATT ON                           CEOUT
                           LOW LINE         ADM800L           WDI
                               OSC IN    5 ADM800M 12         PFO

                                         6  TOP VIEW  11

                                         7 (Not to Scale) 10

                           OSC SEL 8                  9 PFI

                                            �4�                      REV. 0
                                                      Typical Performance Curves�ADM691A/ADM693A/ADM800L/M

                                     100                                                  VCC TO VOUT ON RESISTANCE � R  1.2
                                      90                                                                                 1.1
                                      80
VCC SUPPLY CURRENT � �A               70                                                                                 1.0
                                      60
                                      50                                                                                 0.9
                                      40                                                                                 0.8
                                      30
                                      20                                                                                 0.7
                                        �50 �25
                                                                                                                         0.6
                                                                                                                         �50     �30  �10     10       30                      50   70  90
                                                 0    25  50            75  100 125

                                                      TEMPERATURE � �C                                                                     TEMPERATURE � �C

Figure 2. ICC vs. Temperature: Normal Operation                                           Figure 5. VCC to VOUT ON-Resistance vs. Temperature

                                     60                                                                                  80
                                                                                                                         70
        BATTERY SUPPLY CURRENT � nA  55                                                                                  60
                                                                                                                         50
                                     50                                                   VCC TO VOUT � mV               40               ROUT = 0.67
                                                                                                                         30
                                     45                                                                                  20
                                                                                                                         10
                                     40
                                                                                                                          0
                                     35                                                                                     40

                                     30                                                                                               60          80                           100      120
                                     �50  �30    �10  10  30            50  70  90

                                                      TEMPERATURE � �C                                                                        IOUT � mA

Figure 3. IBATT vs. Temperature: Battery Backup Mode                                      Figure 6. VCC to VOUT Voltage Drop vs. Current

                                     80                                                                                  70

                                     70                                                                                  60
                                                                                                                                                                  ROUT = 7
        CEON RESISTANCE �                                                                 VBATT TO VOUT � mV
                                                                                                                         50

                                     60

                                                                                                                         40

                                     50                                                                                  30
                                     40
                                                                                                                         20

                                     30                                                                                  10

                                     20                                                                                  0

                                     �50  �25    0    25  50            75  100 125                                           4            6                                8           10

                                                      TEMPERATURE � �C                                                                        IOUT � mA

Figure 4. Chip Enable ON-Resistance vs. Temperature                                       Figure 7. VBATT to VOUT Voltage Drop vs. Current

REV. 0                                                                               �5�
ADM691A/ADM693A/ADM800L/M

                                       10                                                                                                        16
                                        9
                                        8                                                         VBATT = 2.8V                                   14
                                        7
                                        6     0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0                                PROPAGATION DELAY � ns      12
                                        5                                      VCC � V
                                        4                                                                                                        10
                                        3
IBATT � �A                              2                                                                                                        8
                                        1
                                        0                                                                                                        6
                                           0
                                                                                                                                                 4

                                                                                                                                                 2

                                                                                                                                                 0   0    50   100          150      200       250  300

                                                                                                                                                               LOAD CAPACITANCE � pF

Figure 8. Battery Current vs. Input Supply Voltage                                                                   Figure 11. Chip Enable Propagation Delay vs.
                                                                                                                     Load Capacitance

WATCHDOG AND RESET TIMEOUT PERIOD � s  100                                                                                                       230

                                                                                                                                                 220

                                                              LONG WATCHDOG TIMEOUT PERIOD                           RESET DELAY � ms            210
                                       10

                                                                                                                                                 200

                                                       RESET ACTIVE
                                              TIMEOUT PERIOD = >

                                       1      SHORT WATCHDOG                                                                                     190

                                              TIMEOUT PERIOD

                                                                                                                                                 180

                                       0.1                                                                                                       170
                                       10                            100                    1k                                                   �50      �30  �10      10       30        50  70   90

                                                      COSC � pF                                                                                                     TEMPERATURE � �C

Figure 9. Watchdog and Reset Timeout Period vs.                                                                      Figure 12. Reset Timeout Relay vs. Temperature
OSC IN Capacitor

                                       7.0                                                                                                       1200

                                       6.5                                                                           RESET OUTPUT RESISTANCE �   1000
                                                                                                                                                  800
PROPAGATION DELAY � ns                 6.0                                                                                                        600          VCC = 5V, VBATT = 2.8V
                                                                                                                                                               SOURCING CURRENT

                                       5.5

                                       5.0                                                                                                       400

                                                                                                                                                               VCC = 0V, VBATT = 2.8V

                                       4.5                                                                                                       200           SINKING CURRENT

                                       4.0                                                                                                       0
                                                                                                                                                     �50  �20               40         70      100  130
                                       �50    �25  0  25                  50  75            100 125                                                                 10

                                                      TEMPERATURE � �C                                                                                              TEMPERATURE � �C

Figure 10. Chip Enable Propagation Delay vs.                                                                         Figure 13. RESET Output Resistance vs. Temperature
Temperature

                                                                                                                �6�                                                                                 REV. 0
                                                                           ADM691A/ADM693A/ADM800L/M

        100                                                                               100

        90                                                                                90

        10        400ms                                                                   10                            10�s
        0%                                                                                0%

              1V                                                                                       1V

        Figure 14. RESET Output Voltage vs. Supply                                        Figure 15. RESET Response Time

POWER FAIL RESET OUTPUT                                               The normal (short) timeout period becomes effective following
RESET is an active low output that provides a reset signal to the     the first transition of WDI after reset has gone inactive. The
Microprocessor whenever VCC is at an invalid level. When VCC          watchdog timeout period restarts with each transition on the
falls below the reset threshold, the RESET output is forced           WDI pin. To ensure that the watchdog timer does not time out,
low. The reset voltage threshold is 4.65 V (ADM691A/                  either a high-to-low or low-to high transition on the WDI pin
ADM800L) or 4.4 V (ADM693A/ADM800M).                                  must occur at or less than the minimum timeout period. If WDI
                                                                      remains permanently either high or low, reset pulses will be is-
On power-up RESET will remain low for 200 milliseconds after          sued after each timeout period (1.6 seconds). The watchdog
VCC rises above the appropriate reset threshold. This allows time     monitor can be deactivated by floating the Watchdog Input
for the power supply and microprocessor to stabilize. On power-       (WDI). If floating, an internal resistor network biases WDI to
down, the RESET output remains low with VCC as low as 1 V.            around 1.6 V.
This ensures that the microprocessor is held in a stable shut-
down condition. If RESET is required to be low for voltages be-                                            BATT ON
low 1 V, this may be achieved by connecting a pull-down resistor
on the RESET line. The resistor will help maintain RESET low                           4.65V1                                         LOW LINE
down to VCC = 0 V. Note that this is only necessary if VBATT is            VCC                                                        VOUT
below 2 V. With battery voltages 2 V RESET will function cor-
rectly with VCC from 0 V to +5.5 V.                                        VBATT                           CHIP ENABLE
                                                                            CEIN                               OUTPUT
This reset active time is adjustable by using an external oscillator                                         CONTROL
or by connecting an external capacitor to the OSC IN pin. Refer
to Table II.                                                                                                                          CEOUT

The guaranteed minimum and maximum thresholds of the                         OSC IN         RESET &           RESET &                 RESET
ADM691A/ADM800L are 4.5 V and 4.75 V, while the guaran-                    OSC SEL        WATCHDOG         GENERATOR                  RESET
teed thresholds of the ADM693A/ADM800M are 4.25 V and                                      TIMEBASE                                   WATCHDOG
4.5 V. The ADM691A/ADM800L is therefore compatible with                                                                               OUTPUT (WDO)
5 V supplies with a +10%, �5% tolerance while the ADM693A/                  WATCHDOG              WATCHDOG              WATCHDOG
ADM800M is compatible with 5 V � 10% supplies.                               INPUT (WDI)  TRANSITION DETECTOR               TIMER     POWER FAIL
                                                                                                                                      OUTPUT (PFO)
In addition to RESET an active high RESET output is provided.              POWER FAIL
This is the complement of RESET and is useful for processors                 INPUT (PFI)
requiring an active high RESET signal.
                                                                                          1.25V
Watchdog Timer Reset
The watchdog timer circuit monitors the activity of the micro-                                             ADM691A/ADM693A
processor in order to check that it is not stalled in an indefinite                                        ADM800L/ADM800M
loop. An output line on the processor is used to toggle the
Watchdog Input (WDI) line. If this line is not toggled within the                         1VOLTAGE DETECTOR = 4.4V (ADM693A/ADM800M)
selected timeout period, a reset pulse is generated. The watch-
dog timeout period may be configured for either a fixed "short"                      Figure 16. Functional Block Diagram
100 ms or a "long" 1.6 second timeout period or for an adjust-
able timeout period. Note that even if the short timeout period       Watchdog Output (WDO)
is selected, the first time out immediately following a reset is      The Watchdog Output WDO provides a status output that goes
1.6 sec. This is to allow additional time for the microprocessor      low if the watchdog timer "times out" and remains low until set
to regain control following a reset.                                  high by the next transition on the watchdog input. WDO is also
                                                                      set high when VCC goes below the reset threshold. If WDI re-
The watchdog timer is restarted at the end of reset, whether the      mains high or low indefinitely, RESET and RESET will gener-
reset was caused by lack of activity on WDI or by VCC falling be-     ate 200 ms pulses every 1.6 sec.
low the reset threshold.

REV. 0                                                                �7�
ADM691A/ADM693A/ADM800L/M

Changing the Watchdog and Reset Timeout                                     When VCC is below the reset threshold, the watchdog function is
The watchdog and reset timeout periods may be controlled us-                disabled and WDI goes high impedance as it is disconnected
ing OSC SEL and OSC IN. Please refer to Table II. With both                 from its internal resistor network.
these inputs floating (or connected to VOUT) as in Figure 16, the
reset timeout is fixed at 200 ms and the watchdog timeout is                The internal oscillator is enabled when OSC SEL is high or
fixed at 1.6 sec.. If OSC IN is connected to GND as in Figure               floating. In this mode, OSC IN selects between the 1.6 second
16, the reset timeout period remains at 200 ms but a short                  and 100 ms watchdog timeout periods.
(100 ms) watchdog timeout period is selected (except immedi-
ately following a reset where it reverts to 1.6 sec). By connecting         VCC     RESET                tRS                    OSC SEL
OSC SEL to GND it is possible to select alternative timeout pe-                                                       80�s  tRS
riods by either connecting a capacitor from OSC IN to GND or                        THRESHOLD
by overdriving OSC IN with an external clock. With an external
capacitor, the watchdog timeout period is                                                      80�s

                       Twd (ms) = 600 (C/47 pF)                             RESET

and the reset active period is                                              RESET

                      Treset (ms) = 1200 (C/47 pF)                            CEIN                       12�s
                                                                            CEOUT
With an external clock connected to OSC IN, the timeout
periods become                                                                      Figure 17. RESET and Chip Enable Timing

                           Twd = 1024 (1/fCLK)                                             CLOCK      8
                                                                                    0 TO 250kHz           OSC SEL
                          Treset = 2048 (1/fCLK)
                                                                                                                  ADM69_A
Battery-Switchover Section                                                                                        ADM800_
During normal operation with VCC higher than the reset thresh-
old and higher than VBATT, VCC is internally switched to VOUT                                         7
via an internal PMOS transistor switch. This switch has a typi-                                           OSC IN
cal on-resistance of 0.75  and can supply up to 250 mA at the
VOUT terminal. VOUT is normally used to drive a RAM memory                          Figure 18a. External Clock Source
bank which may require instantaneous currents of greater than
250 mA. If this is the case then a bypass capacitor should be                                     NC  8  OSC SEL
connected to VOUT. The capacitor will provide the peak current
transients to the RAM. A capacitance value of 0.1 �F or greater                                                   ADM69_A
may be used.
                                                                                                                  ADM800_
If the continuous output current requirement at VOUT exceeds
250 mA or if a lower VCC�VOUT voltage differential is desired,                                    NC  7  OSC IN
an external PNP pass transistor may be connected in parallel
with the internal transistor. The BATT ON output can drive                  Figure 18b. Internal Oscillator (1.6 s Watchdog)
the base of the external transistor.
                                                                                                      8
If VCC drops below VBATT and below the reset threshold, battery                                            OSC SEL
backup is selected. A 7  MOSFET switch connects the VBATT
input to VOUT. This MOSFET has very low input-to-output                                                            ADM69_A
differential (dropout voltage) at the low current levels required for                                              ADM800_
battery backup of CMOS RAM or other low power CMOS cir-
cuitry. The supply current in battery backup is typically 0.04 �A.                                    7
                                                                                                           OSC IN
High value capacitors, either standard electrolytic or the farad-
size double layer capacitors, can also be used for short-term                                  COSC
memory backup.
                                                                                           Figure 18c. External Capacitor
If the battery-switchover section is not used, VBATT should be
connected to GND and VOUT should be connected to VCC.

                  Table II. Reset Pulse Width and Watchdog Timeout Selections

                                Watchdog Timeout Period

OSC SEL   OSC IN                Normal                                              Immediately After Reset       Reset Active Period

Low       External Clock Input  1024 clks                                           4096 clks                     2048 clks
Low       External Capacitor    600 ms � C/47 pF                                    2.4 s � C/47 pF               1200 ms � C/47 pF
Floating  Low                   100 ms                                              1.6 s                         200 ms
Floating  Floating or VOUT                                                                                        200 ms
                                1.6 s                                               1.6 s

                                                                       �8�                                                   REV. 0
                                                                         ADM691A/ADM693A/ADM800L/M

                      8                                                    INPUT        POWER     1.25V  PFO  POWER
                           OSC SEL                                       POWER              FAIL              FAIL
                                                                                                              OUTPUT
                                   ADM69_A                                          R1    INPUT
                                   ADM800_
                                                                              R2
                      7
                           OSC IN

            COSC

Figure 18d. Internal Oscillator (100 ms Watchdog)                             Figure 20. Power Fail Comparator

WDI                                                                      Table III. Input and Output Status in Battery Backup Mode

WDO                                                                 Signal              Status
                                                                    VBATT
                  t2      t3                                        VOUT                Supply Current is <1 �A.
                                                                                        VOUT is connected to VBATT via an internal
RESET                                                               VCC                 PMOS switch.
                                                                    GND
        t1            t1                    t1                      BATT ON             Switchover comparator monitors VCC for
                                                                                        active switchover.
t1 = RESET TIME.                                                    LOW LINE
t2 = NORMAL (SHORT) WATCHDOG TIMEOUT PERIOD.                        OSC IN              0 V.
t3 = WATCHDOG TIMEOUT PERIOD IMMEDIATELY FOLLOWING A RESET.         OSC SEL
                                                                    PFI                 Logic High. The open circuit voltage is equal
                     Figure 19. Watchdog Timing                                         to VOUT.
                                                                    PFO                 Logic Low.
CE Gating and RAM Write Protection
All products include memory protection circuitry which ensures      WDI                 OSC IN is ignored.
the integrity of data in memory by preventing write operations      CEOUT
when VCC is at an invalid level. There are two additional pins,     CEIN                OSC SEL is ignored.
CEIN and CEOUT, that control the Chip Enable or Write inputs        WDO
of CMOS RAM. When VCC is present, CEOUT is a buffered rep-                              The Power Fail Comparator remains active in
lica of CEIN, with a 5 ns propagation delay. When VCC falls be-     RESET               the battery-backup mode for VCC  VBATT
low the reset voltage threshold, an internal gate forces CEOUT      RESET               �1.2 V. With VCC lower than this, PFO is
high, independent of CEIN.                                                              forced low.

CEOUT typically drives the CE, CS, or Write input of battery                            The Power Fail Comparator remains active in
backed up CMOS RAM. This ensures the integrity of the data                              the battery-backup mode for VCC  VBATT
in memory by preventing write operations when VCC is at an in-                          �1.2 V. With VCC lower than this, PFO is
valid level. Similar protection of EEPROMs can be achieved by                           forced low.
using the CEOUT to drive the Store or Write inputs of an
EEPROM, EAROM, or NOVRAM.                                                               WDI is ignored.

Power Fail Warning Comparator                                                           Logic High. The open circuit voltage is equal
An additional comparator is provided for early warning of fail-                         to VOUT.
ure in the microprocessor's power supply. The Power Fail Input                          High Impedance.
(PFI) is compared to an internal +1.25 V reference. The Power
Fail Output (PFO) goes low when the voltage at PFI is less than                         Logic High. The open circuit voltage is equal
1.3 V. Typically PFI is driven by an external voltage divider that                      to VOUT.
senses either the unregulated dc input to the system's 5 V regu-                        Logic Low.
lator or the regulated 5 V output. The voltage divider ratio can
be chosen such that the voltage at PFI falls below 1.25 V several                       High Impedance.
milliseconds before the +5 V power supply falls below the reset
threshold. PFO is normally used to interrupt the microprocessor
so that data can be stored in RAM and the shut- down proce-
dure executed before power is lost.

REV. 0                                                              �9�
ADM691A/ADM693A/ADM800L/M

APPLICATIONS INFORMATION                                                       INPUT         1.25V                      TO
                                                                             POWER        PFI           (PFO) �P NMI
INCREASING THE DRIVE CURRENT
If the continuous output current requirements at VOUT exceeds                       R1                  R3
250 mA or if a lower VCC�VOUT voltage differential is desired, an                   R2                                                           R2+R3
external PNP pass transistor may be connected in parallel with
the internal transistor. The BATT ON output can drive the                             5V                                     VH = 1.25 1+ R2 � R3 R1
base of the external transistor via a current limiting transistor.                  PFO

     +5V                                PNP
  INPUT                           TRANSISTOR
POWER
                    0.1�F                           0.1�F                                               VL = 1.25+R1 1.25 VCC�1.25
                                                                                                                            R2  R3

                            VCC   BATT        VOUT                                                                                           R1+R2
                           VBATT   ON                                                                                       VMID= 1.25 R2

BATTERY                                                                      0V           VL        VM
                                                                                 0V

                                                                                              VIN

Figure 21. Increasing the Drive Current                                Figure 23. Adding Hysteresis to the Power Fail Comparator

Using a Rechargeable Battery for Backup                                Typical Operating Circuit
If a capacitor or a rechargeable battery is used for backup, then      A typical operating circuit is shown in Figure 24. The circuit
the charging resistor should be connected to VOUT since this           features power supply monitoring, battery backup switching
eliminates the discharge path that would exist during power            and watchdog timing.
down if the resistor were connected to VCC.
                                                                       CMOS RAM is powered from VOUT . When 5 V power is
     +5V                          I = VOUT � VBATT                     present, this is routed to VOUT. If VCC fails, then VBATT is
  INPUT                                         R                      routed to VOUT. VOUT can supply up to 250 mA from VCC, but
POWER                                                                  if more current is required, an external PNP transistor can be
          0.1�F                                                        added. When VCC is higher than VBATT and the reset threshold,
                                                                       BATT ON goes low, providing base drive for the external tran-
                                  R                                    sistor. When VCC is lower than VBATT and the reset threshold,
                                                                0.1�F  an internal 7 . MOSFET connects the backup battery to
                                                                       VOUT.
                           VCC                VOUT
                                                                       Reset Output
RECHARGEABLE               VBATT ADM69_A                               The internal voltage detector monitors VCC and generates a
           BATTERY                                                     RESET output to hold the microprocessor's RESET line low
                                  ADM800_                              when VCC is below the reset threshold. An internal timer holds
                                                                       RESET low for 200 ms after VCC rises above the threshold.
                  Figure 22. Rechargeable Battery                      This prevents repeated toggling of RESET even if the 5 V
                                                                       power drops out and recovers with each power line cycle.
Adding Hysteresis to the Power Fail Comparator
For increased noise immunity, hysteresis may be added to the           Early Power Fail Detector
power fail comparator. Since the comparator circuit is noninverting,   The input power line is monitored via a resistive potential di-
hysteresis can be added simply by connecting a resistor between        vider connected to the Power Fail Input (PFI). When the volt-
the PFO output and the PFI input as shown in Figure 23. When           age at PFI falls below 1.25 V, the Power Fail Output (PFO)
PFO is low, resistor R3 sinks current from the summing junction        drives the processor's NMI input low. If a Power Fail threshold
at the PFI pin. When PFO is high, R3 sources current into the          of 7 V is set with resistors R1 and R2, the microprocessor will
PFI summing junction. This results in differing trip levels for the    have the time when VCC drops below 7 V to save data into
comparator. Resistors R1 and R2 therefore set the trip point           RAM. Power supply capacitance will extend the time available.
while R3 adds hysteresis. R3 should be larger than 10 k so that        This will allow more time for microprocessor housekeeping
it does not cause excessive loading on the PFO output. Addi-           tasks to be completed before power is lost.
tional noise rejection and filtering may be achieved by adding a
capacitor from PFI to GND.

                                                                       �10�                                                     REV. 0
                                                                         ADM691A/ADM693A/ADM800L/M

RAM Write Protection                                               RESET also goes low if the Watchdog Timer is enabled and
The CEOUT line drives the Chip Select inputs of the CMOS           WDI remains either high or low for longer than the watchdog
RAM. CEOUT follows CEIN as long as VCC is above the reset          timeout period.
threshold. If VCC falls below the reset threshold, CEOUT goes
high, independent of the logic level at CEIN. This prevents the    The RESET output has an internal 1.6 mA pullup, and can ei-
microprocessor from writing erroneous data into RAM during         ther connect to an open collector RESET bus or directly drive a
power-up, power-down, brownouts and momentary power in-            CMOS gate without an external pullup resistor.
terruptions. The LOW LINE output goes low when VCC falls
below the reset threshold.                                               INPUT POWER
                                                                         +5V
Watchdog Timer
The microprocessor drives the WATCHDOG INPUT (WDI)                                        0.1�F                       0.1�F
with an I/O line. When OSC IN and OSC SEL are uncon-
nected, the microprocessor must toggle the WDI pin once every                         3V            VCC  BATT VOUT           CMOS
1.6 seconds to verify proper software execution. If a hardware or                BATTERY         VBATT    ON CEOUT            RAM
software failure occurs such that WDI not toggled a 200 ms               R1
RESET pulse will be generated after 1.6 seconds. This typi-                                             ADM691A              ADDRESS
cally restarts the microprocessor's power-up routine. A new              R2                             ADM693A CEIN          DECODE
RESET pulse is issued every 1.6 seconds until WDI is again                            NC                ADM800L
strobed.                                                                                         PFI ADM800M                                 A0�A15
                                                                                                 GND
The WATCHDOG OUTPUT (WDO) goes low if the watch-                                                                                       I/O LINE
dog timer is not serviced within its timeout period. Once WDO                                    OSC IN       WDI
goes low it remains low until a transition occurs at WDI. The                                    OSC SEL     PFO                     NMI �P
watchdog timer feature can be disabled by leaving WDI uncon-                                              RESET
nected. OSC IN and OSC SEL also allow other watchdog tim-                                                                              RESET
ing options.                                                                                     LOW LINE WDO         RESET  0.1�F

                                                                                         SYSTEM STATUS
                                                                                             INDICATORS

                                                                         Figure 24. Typical Application Circuit

REV. 0                                                             �11�
ADM691A/ADM693A/ADM800L/M

                                                                                      OUTLINE DIMENSIONS

                                                                                   Dimensions shown in inches and (mm).

                             16-Lead Plastic DIP                                                                                             16-Lead TSSOP
                                      (N-16)                                                                                                      (RU-16)

                        0.840 (21.33)                                                                                           0.201 (5.10)
                        0.745 (18.93)                                                                                           0.193 (4.90)
               16
                                            9 0.280 (7.11)                                                    0.177 (4.50)  16                9
                1                           8 0.240 (6.10)                                                        0.169 (4.30)
                                                                         0.325 (8.25)                                                                     0.256 (6.50)
                   PIN 1                          0.060 (1.52)           0.300 (7.62) 0.195 (4.95)                                                            0.246 (6.25)
                                                  0.015 (0.38)
                                                                                          0.115 (2.93)                                                                                                             C2198�12�10/96
                                                           0.130
0.210 (5.33)                                               (3.30)                                                           1
         MAX                                               MIN                                                                                              8

0.160 (4.06)                           0.070 (1.77) SEATING                                                                  PIN 1
0.115 (2.93)                           0.045 (1.15) PLANE
                             0.100                                                 0.015 (0.381)              0.006 (0.15)                                     0.0433
              0.022 (0.558)  (2.54)                                                0.008 (0.204)              0.002 (0.05)                                     (1.10)
              0.014 (0.356)  BSC                                                                                                                               MAX

                                                                                                                              0.0256       0.0118 (0.30)                              8�  0.028 (0.70)
                                                                                                              SEATING (0.65)               0.0075 (0.19)                              0�  0.020 (0.50)
                                                                                                                                                                   0.0079 (0.20)
                                                                                                                 PLANE BSC
                                                                                                                                                                  0.0035 (0.090)

                             16-Lead Wide SOIC                                                                                             16-Lead Narrow SOIC
                                    (R-16W)                                                                                                         (R-16N)

                   0.4133 (10.50)                                                                                                          0.3937 (10.00)
                   0.3977 (10.00)                                                                                                          0.3859 (9.80)

               16                      9

                                            0.2992 (7.60)                                                                              16                      9
                                                0.2914 (7.40)                                                 0.1574 (4.00)                                         0.2550 (6.20)
                                                     0.4193 (10.65)                                           0.1497 (5.80) 1
                                                         0.3937 (10.00)                                                                                        8 0.2284 (5.80)

               1                       8                                                                                              PIN 1                    0.0688 (1.75)              0.0196 (0.50)
                                                                                                                                                               0.0532 (1.35)                                x 45�
                                                                                                              0.0098 (0.25)
                                                                                                              0.0040 (0.10)                                                               0.0099 (0.25)

                  PIN 1              0.1043 (2.65)                       0.0291    (0.74)  x      45�
                                     0.0926 (2.35)                       0.0098    (0.25)
0.0118 (0.30)                                                                                                                                                                     8�
0.0040 (0.10)                                                                                                                   0.0500       0.0192 (0.49)     0.0099 (0.25) 0� 0.0500 (1.27)
                                                                                                                                (1.27)       0.0138 (0.35)
                                                                                                              SEATING            BSC                           0.0075 (0.19) 0.0160 (0.41)
                                                                               8�  0.0500 (1.27)                 PLANE
                                            SEATING 0.0125 (0.32) 0�               0.0157 (0.40)
               0.0500        0.0192 (0.49)  PLANE 0.0091 (0.23)
               (1.27)        0.0138 (0.35)
                BSC

                                                                                                                                                                                                                   PRINTED IN U.S.A.

                                                                                                        �12�                                                                                            REV. 0
This datasheet has been downloaded from:
             www.2689mr.com

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.2689mr.com

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright � Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 2689mr.com, Inc. All rights reserved

澳门真人网上娱乐送彩金 棋牌送彩金38 首存送彩金低打码 网上送彩金的网站 送彩金的娱乐网 网上百家乐免费送彩金 最新棋牌注册送彩金 PC蛋蛋机器人 澳客彩票 pk10机器人